没有合适的资源?快使用搜索试试~
我知道了~
文库首页
行业
互联网
代码,代码编程教学,Verilog源码.zip
代码,代码编程教学,Verilog源码.zip
共1个文件
zip:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量
24 浏览量
2021-10-10
20:13:58
上传
评论
收藏
870KB
ZIP
举报
温馨提示
限时特惠:¥9.90
19.90
代码,代码编程教学,Verilog源码.zip
资源推荐
资源详情
资源评论
代码,代码编程教学,Verilog
浏览:119
用verilog语言写ahb总线(主设备、从设备等)
Verilog源码.zip
浏览:105
基于FPGA的数字图像处理基础源码,包括形态学变换,边缘检测,色度转换等等
代码,代码编程教学,Verilog源码.rar
浏览:163
代码,代码编程教学,Verilog源码.rar
VCS编程资料,vcs编译,Verilog源码.zip
浏览:98
VCS编程资料,vcs编译,Verilog源码
FPGA实现CAN总线控制器源码,can总线编程,Verilog源码.zip
浏览:103
5星 · 资源好评率100%
FPGA实现CAN总线控制器源码,can总线编程,Verilog源码
HDLC控制接收数据开始标志7E和去零模块Verilog源码.zip
浏览:133
5星 · 资源好评率100%
/*///////////////////////////////////////////////////////////////////////////////// // Description: 首先将输入的并行8位数据通过移位寄存器转变为1位串行数据,通过状态机 // 检测开始标志7E,当检测到开始...
一个牛人的FPGA宝贵实战经验及Verilog编程规范,硬件编程语言verilog,C,C++源码.zip
浏览:161
一个牛人的FPGA宝贵实战经验及Verilog编程规范,硬件编程语言verilog,C,C++源码.zip
FPGA实现CAN总线控制器源码,can总线编程,Verilog
浏览:32
5星 · 资源好评率100%
给予FPGA的can总线编程,FPGA实现CAN总线控制器源码
同步十位减法计数器FPGA设计verilog源码quartus工程文件.zip
浏览:34
5星 · 资源好评率100%
同步十位减法计数器FPGA设计verilog源码quartus工程文件 module cnt_jf(clk,rst,q); input clk; //输入时钟 input rst; //输入复位信号,高电平有效 output[3:0] q; //输出计数端 reg[3:0] q; //输出...
曼彻斯特编解码Verilog代码.zip
浏览:158
曼彻斯特编解码Verilog代码.zip
PID_Verilog源码.zip
浏览:157
PID_Verilog源码.zip
ppm编解码器,ppm解码板,Verilog源码.zip
浏览:51
5星 · 资源好评率100%
ppm编解码器,ppm解码板,Verilog源码
32位除法器设计Verilog代码.zip
浏览:164
32位除法器设计Verilog代码.zip
verilog代码.zip_VJ1_Verilog包含_fir_巴克码 Verilog
浏览:46
包含三个源码以及测试文件,一个是频率计一个是FIR滤波器,一个是巴克码序列检测器
同步24进制计数器FPGA设计verilog源码quartus工程文件.zip
浏览:17
5星 · 资源好评率100%
同步24进制计数器FPGA设计verilog源码quartus工程文件 module cnt_24(ten,one,co,clk,clr); input clk; //输入时钟 input clr; //清零输入端 output co; //进位输出端 output[3:0] ten,one; //...
异步四位二进制计数器FPGA设计verilog源码quartus工程文件.zip
浏览:36
5星 · 资源好评率100%
异步四位二进制计数器FPGA设计verilog源码quartus工程文件 module cnt_yb(clk,rst,q); input clk; //时钟信号 input rst; //复位端,低电平有效 output[3:0] q; //计数输出端 reg[3:0] q; //技术...
基于FPGA的出租车计价器系统源码.zip
浏览:3
基于FPGA的出租车计价器系统源码.zip > * 软件环境: Quartus 13.1 > * 仿真环境: Modelsim > * 编程语言: Verilog HDL > * 芯片型号: Altera Cyclone IVE EP4CE10F17C8 **系统具有如下基础功能:** * 1、当行程小于...
FPGA设计按键keyscan 扫描键盘Verilog源码Quartus7.0 工程文件.zip
浏览:184
FPGA设计按键keyscan 扫描键盘Verilog源码Quartus7.0 工程文件 //说明:sw1_n,sw2_n,sw3_n,sw4_n对应取反输出sw_d1,sw_d2,sw_d3,sw_d4; // sw1_n,sw2_n,sw3_n,sw4_n状态与output[3:0] outh_d相同 // clk; //主时钟...
FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明.zip
浏览:122
5星 · 资源好评率100%
FPGA 读写SPI FLASH的Verilog逻辑源码Quartus工程文件+文档说明,由于 FPGA 是基于 SRAM 结构的,程序掉电后会丢失,所以需要一个外置 Flash 保存程序, FPGA 每次上电后去读取 Flash 中的配置程序,在 ALINX 开发板...
Verilog LDPC码,verilog代码,VHDL源码.zip
浏览:88
5星 · 资源好评率100%
Verilog LDPC码,verilog代码,VHDL源码
uart(可综合),uasrt,Verilog源码.zip
浏览:179
uart(可综合),uasrt,Verilog源码
FFT_Verilog-master_fft_源码.zip
浏览:47
FFT_Verilog-master_fft_源码.zip
boc.zip_GPS编程_Verilog_
浏览:140
5星 · 资源好评率100%
boc信号生成模块,用于产生北斗boc调制信号
超前进位全加器Verilog代码.zip_verilog_超前进位全加器Verilog代码
浏览:82
在FPGA赛林思的芯片编程中的超前进位全加器Verilog代码
1.5倍小数分频器FPGA设计verilog源码quartus工程文件.zip
浏览:101
1.5倍小数分频器FPGA设计verilog源码quartus工程文件 odule div_1_5(clk,div); input clk; //输入时钟信号 output div; //输出分频信号 reg count; //计数寄存器 reg div; //输出分频寄存器 reg clk_temp2...
占空比1:4的5分频分频器FPGA设计verilog源码quartus工程文件.zip
浏览:133
5星 · 资源好评率100%
占空比1:4的5分频分频器FPGA设计verilog源码quartus工程文件 module f_14(clk_50M,f_14); input clk_50M; //输入时钟,50M,20ns output f_14; //输出5分频,占空比为1:4 reg f_14; //分频寄存器 reg[2:0] ...
占空比1:3的4分频分频器FPGA设计verilog源码quartus工程文件.zip
浏览:7
占空比1:3的4分频分频器FPGA设计verilog源码quartus工程 module f_13(clk_50M,f_13); input clk_50M; //输入时钟,50M,20ns output f_13; //输出4分频,占空比为1:3 reg f_13; //分频寄存器 reg[2:0] cnt; ...
占空比1:1的10分频器FPGA设计verilog源码quartus工程文件.zip
浏览:194
5星 · 资源好评率100%
占空比1:1的10分频器FPGA设计verilog源码quartus工程文件 module fengping_2(clk_50M,f_10); input clk_50M; //系统输入时钟,50M,周期20ns output f_10; //10分频输出,5M reg f_10; //输出寄存器 ...
基于FPGA乒乓球游戏机Verilog设计(源码+报告).zip
浏览:84
5星 · 资源好评率100%
本文使用 FPGA 芯片来模拟实际的乒乓球游戏。...FPGA Cyclone II 芯片 EP2C5T144C8 的基础上实现,运用 Verilog HDL 语言编程,在 Quartus II 软件上进行编译、仿真,最终在开发板上成功实现下载和调试。
收起资源包目录
代码,代码编程教学,Verilog源码.zip
(1个子文件)
代码,代码编程教学,Verilog源码.zip
904KB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
限时特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
mYlEaVeiSmVp
粉丝: 1948
资源:
19万+
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
java项目开发分配管理软件设计与实现
注意力机制作为一种重要的深度学习技术,已经在人工智能领域得到了广泛应用.pdf
ios 16.5 xcode真机调试包
第十五届蓝桥杯大赛软件赛决赛-CB
积分兑换小程序前端源码
基于C语言的堆排序算法(免费提供源码)
基于pid算法的冰箱制冷加热项目(免费提供源码)
基于html的静态网页制作项目(免费提供源码)
自动扫描录入单号识别匹配快递名称和记录时间工具
yolo开发的基础教程
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功