一套cache的Verilog HDL代码
5星 · 超过95%的资源 需积分: 32 39 浏览量
2016-01-19
19:07:12
上传
评论 4
收藏 30KB RAR 举报 
17020691DINAMICALLY_PROGRAMMABLE_CACHE.rar （25个子文件） 
DPC.v 
cacheblockLE 16KB single Memory Decoder Module 2KB DPC.v 20KB DPC 20KB single Memory Decoder Module.v.bak 2KB single Memory write Module 3KB Hierarchical Buffered Switch.v 1KB single Context Logical Element Unit.v.bak 2KB Hierarchical Buffered Switch 1KB Logical Element Unit.v.bak 6KB Cache Block LE.v 15KB logicalelement 6KB Cache Block.v.bak 2KB single Memory write Module.v 3KB Hierarchical Buffered Switch.v.bak 1KB switch box.v 2KB switch box.v.bak 2KB Cache Block.v 2KB cacheblock 2KB Logical Element Unit.v 6KB switchbox 2KB single Memory write Module.v.bak 3KB Cache Block LE.v.bak 17KB single Memory Decoder Module.v 2KB single Context Logical Element Unit.v 2KB资源评论
两斤香菜2023-07-24代码注释清晰明了，帮助读者更好地理解每个模块的功能和作用。
易烫YCC2023-07-24这份文件实现了一套可靠的cache系统，为后续项目开发提供了很好的基础。
Orca是只鲸2023-07-24代码结构清晰，易于阅读和理解，使人能够更快地上手使用。
巧笑倩兮Evelina2023-07-24作者在代码中合理运用了各种技巧，使得cache的访问速度得到了很大提升。
赶路的稻草人2023-07-24这个Verilog HDL代码简洁实用，能够高效地实现cache功能。
