没有合适的资源?快使用搜索试试~ 我知道了~
温馨提示
针 对 Canny 边 缘 检 测 算 法 在 实 时 图 像 处 理 过 程 中 运 算 耗 时 长 、 数 据 运 算 量 大 的 缺 点 , 研 究 了 利 用 Vivado HLS 实 现 Canny 边 缘 检 测 算 法 的 硬 件 加 速 方 法 。 该 方 法 由 FPGA 的 逻 辑 资 源 生 成 算 法 对 应 的 RTL 级 硬 件 电 路 , 实 现算 法 硬 件 加 速 。 实 验 结 果 表 明 , 该 方 法 能 快 速 实 时 检 测 图 像 边 缘 , 有 效 降 低 FPGA 设 计 图 像 算 法 的 难 度 , 可 以 应 用 到实 时 视 频 图 像 处 理 中 。
资源推荐
资源详情
资源评论
《电
子技术应用》
2018
年
第
44
卷
第
9
期
0
引
言
边
缘 检 测 是 图 像 特 征 提 取 ! 目 标 识 别 的 基 础 " 图 像
边 缘 提取 的 好 坏 直 接 影响 后 续 处 理 的 难 易 度 和准 确度 #
在 众 多 边 缘 提 取 算 法 中 "
C
anny
边
缘 提 取 算 法 由 于 其 良
好 的 检测 效 果 在 图 像 处理 中 得 到 广 泛 应 用 $ 而 现 阶 段的
工业视觉检测中" 图像处 理多 为
P
C
平
台或 者
A
RM
平
台"
在 这 些 平 台 下 "
C
anny
边
缘 检 测 由 于 计 算 量 大 % 耗 时 长 "
对 平 台 本身 性 能 要 求 也 很 高 $
F
PGA
凭
借 高 速 并 行 性 的
特 性 " 在 进行 图 像 处 理 时 能很 好地 保证 系 统的 实时 性 "
因 此 越 来 越 多 开 发 人 员 使 用
F
PGA
进
行 图 像 处 理
[
1 - 3 ]
$
但
在现 有 的文 献中 " 有些 受
F
PGA
的
历 史功 能设 计 局限 "
过 多 地 关 注
F
PGA
底
层 设 计 " 有 些 采 用 中 值 滤 波 ! 改 进
高 斯 滤 波 模 板 进 行
C
anny
边
缘 检 测 " 设 计 周 期 较 长 " 硬
件 加 速 效 果 不 明 显 $ 武 汉 科 技 大 学 彭 习 武 等 采 用 了
X
ilinx
公
司 的
V
ivado HLS(
高
层 次 综 合
)
实
现 改 进 的
S
obel
边
缘 检 测
[
4]
" 取
得 了 较 好 的 实 时 检 测 效 果 " 但 需 选 择 不
同 的 结 构元 素 对 不 同 的 目标 图 像 进 行 膨 胀腐 蚀 " 算 法 占
用 硬 件资 源 较 多 $ 本 文 采用
V
ivado HLS
实
现
C
anny
边
缘
检 测硬 件 加 速 实 现 方法 "研究 通 用 性 好! 设 计 周 期 短 ! 硬
件 资源 消 耗 少 的
F
PGA
加
速 算 法$
1
Canny
算
法基本 原 理
C
anny
边
缘检测
[
5]
算
法是
C
ANNY J
于
1986
年
提出的"
算法目标是在图像中找到最佳边缘$ 其主要步骤为&
(
1)
图
像 高 斯 滤 波 & 对 原 始 图 像 进 行 高 斯 滤 波 " 降 低
输 入 图 像中 的 噪 声 对 后 续图 像 处 理 的 干 扰 " 有 效 提 升 算
法 抗 噪能 力 $
基
于 !"#$%& ’() 的 *+,,- 算法实时加速设计
谭
检成
1
,
2
,吴
定祥
2
,
3
,李
明鑫
1
,
2
,唐
立军
1
,
2
’
1
.
长沙理工大学
物理与电子科学学院" 湖 南 长 沙
410114
(
2
.
近地空间电磁环境监测与建模湖南省普通高校重点实验室" 湖
南 长 沙
410114
(
3
.
长沙亿旭智能科技有限公司" 湖
南 长 沙
410004
)
摘
要 : 针 对
C
anny
边
缘 检 测 算 法 在 实 时 图 像 处 理 过 程 中 运 算 耗 时 长 、 数 据 运 算 量 大 的 缺 点 , 研 究 了 利 用
V
ivado
HLS
实
现
C
anny
边
缘 检 测算 法 的 硬 件 加 速方 法 。 该 方 法由
F
PGA
的
逻 辑 资源 生 成 算 法 对 应的
R
TL
级
硬 件 电路 , 实 现
算 法硬 件 加 速 。 实 验 结果 表 明 , 该 方 法 能 快 速实 时 检 测 图 像 边缘 , 有 效 降 低
F
PGA
设
计 图 像 算法 的 难 度 , 可 以 应 用 到
实 时视 频 图 像 处 理 中 。
关 键词 : 图 像 处理 ;
V
ivado HLS
; 边
缘 检 测; 硬 件 加 速
中 图分 类 号 :
T
N911.73
文
献 标 识码 :
A D
OI
:
10
.16157/j.issn.0258-7998.180429
中
文 引 用 格 式 : 谭 检 成 " 吴 定 祥 " 李 明 鑫 " 等
.
基
于
V
ivado H LS
的
Ca
nny
算法实时加速设计
[
J ] .
电
子 技 术 应 用 "
2018
"
44
(
9 )
&
59
- 62
"
66
.
英
文 引 用 格 式 :
T
an Jiancheng
"
Wu
Dingxiang
"
L
i Mingxin
"
e
t al. Real-time acceleration design of Canny algorithm based on Vivado
HLS[ J] . Application of Electro nic Technique
"
2018
"
44
(9 )
&
59
- 62
"
66
.
R
eal-time accele ration design of Canny algorithm based on Vivado HLS
T
an Jiancheng
1
"
2
"
Wu
Dingxiang
2
"
3
"
L
i Mingxin
1
"
2
"
T
ang Lijun
1
"
2
(
1. School of Phys ics a nd Electronic Scien ces
"
Cha
ngsha University of Science & Technology
"
Cha
ngsha 410114
"
Chi
na
(
2
.Hunan Province Higher Education Key Laboratory of Modeling and Monitoring on the Near- Earth Electromagnetic Environments
"
Cha
ngsha 410114
"
Chi
na
(
3
.Changsha Billion Set Intelligent Technology Co.
"
L
td.
"
Cha
ngsha 410004
"
Chi
na)
Abstract
:
On
the shortcomings of Canny edge detection algorithm in the real -time image processing time -consuming and large
amount of data for computation, the hardware acceleration method of Canny edge detection algorithm us in g Vivado HLS is proposed .
The method, implemented hardware acceleration, generates the RTL level hardware circuit corresponding to the algorithm of the FP -
GA logic resources . The results sho w that the method can quickly detect the edge of the image and effectively reduce the difficulty
of FPGA design image algorithm, which can be applied to the real- time video image processing.
Key words
:
i
mage processing
(
V
ivado HLS
(
e
dge detection ; hardware acceleration
嵌
入式技术
Emb
edded Technology
59
资源评论
kuangxingse7717
- 粉丝: 0
- 资源: 2
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功