AD9959 实现调频调幅调相的主要思路
AD9959 初始化（配置 io 口的模式 频率什么的）➡根据时序
写地址和写数据（查看芯片手册的模式部分的时序根据时序写入地址
和数据，地址由寄存器部分查看地址和功能）➡上层输入地址和需
求幅度和频率
正文
AD9959 操作理论
总述
AD9959 由四个直接数字合成器（DDS）内核组成，可在每个通
道上提供独立的频率，相位和幅度控制。这种灵活性可用于校正由于
模拟处理（例如滤波，放大或与 PCB 布局相关的不匹配）而导致的信
号之间的不平衡。
因为所有通道共享一个公共系统时钟，所以它们本质上是同步的。
支持多个设备的同步。
AD9959 最多可以对频率，相位或幅度（FSK，PSK，ASK）进行
16 级调制。通过将数据应用到配置文件引脚来执行调制。此外，
AD9959 还支持频率，相位或幅度的线性扫描，适用于雷达和仪表等
应用。AD9959 串行 I / O 端口提供多种配置，以提供极大的灵活性。
串行 I / O 端口提供 SPI 兼容的操作模式，该模式实际上与早期的
Analog Devices，Inc. DDS 产品中的 SPI 操作相同。
四个数据引脚（SDIO_0 / SDIO_1 / SDIO_2 / SDIO_3）提供了灵
活性，它们允许四种可编程模式的串行 I / O 操作。
AD9959 采用先进的 DDS 技术，可提供低功耗和高性能。该器件
集成了四个集成的高速 10 位 DAC，具有出色的宽带和窄带 SFDR。
每个通道都有一个专用的 32 位频率调谐字，14 位相位偏移和一个 10
位输出比例乘法器。
DAC 输出以电源为基准，并且必须通过电阻或 AVDD 中心抽头
变压器端接到 AVDD。每个 DAC 都有自己的可编程基准，以使每个
通道具有不同的满量程电流。
DDS 用作高分辨率分频器，REFCLK 作为输入，而 DAC 提供输
出。 REFCLK 输入源是所有通道共用的，可以直接驱动，也可以与集
成的 REFCLK 乘法器（PLL）结合使用，最高可达 500 MSPS。
PLL 倍增系数可在 4 到 20 的范围内以整数步进行编程。 REFCLK
输入还具有一个振荡器电路，以支持外部晶体作为 REFCLK 源。
晶体必须在 20 MHz 和 30 MHz 之间。该晶体可与 REFCLK 乘法
器结合使用。
AD9959 采用节省空间的 56 引脚 LFCSP 封装。DDS 内核（AVDD
和 DVDD 引脚）由 1.8 V 电源供电。数字 I / O 接口（SPI）的工作电
压为 3.3 V，要求将 DVDD_I / O（引脚 49）连接到 3.3 V.AD9959 的
工业温度范围为−40°C 至+ 85°C
DDS 芯片
AD9959 具有四个 DDS 内核，每个内核均由一个 32 位相位累加
器和相-幅度转换器组成。当相位累加器被计时并且相位增量值（频
率调谐字）大于 0 时，这些数字模块一起生成数字正弦波。相-幅值
转换器同时通过 cos（θ）将相位信息转换为幅度信息。
每个 DDS 通道的输出频率（fOUT）是每个相位累加器的翻转率
的函数。 下式给出了确切的关系：
