没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
8位数字频率计 基于数字系统设计
8位数字频率计 基于数字系统设计
共7个文件
v：7个
数字频率计
需积分: 9
6 下载量
150 浏览量
2010-07-02
17:10:59
上传
评论
收藏
2KB
RAR
举报
温馨提示
立即下载
一个简单但非常经典的数字频率计设计代码及仿真。
资源推荐
资源详情
资源评论
八位十进制数字频率计的设计
浏览：160
该仿真的作用是实现十进制计数功能。从仿真图4.13中可以得出，当第一个CNT10计数输出 CQ=9 时，下一秒时钟上升沿到来时，将产生一个CARRY_OUT信号作为下一个CNT10 的时钟信号，同时CQ 清零，依次递推到8个CNT10。
8位十进制的数字频率计
浏览：173
实用的技术资料，可以帮助你解决一点频率计设计的阻碍
Verilog上机实验题目1：8位数字显示的简易频率计
浏览：86
5星 · 资源好评率100%
https://blog.csdn.net/weixin_38197667/article/details/89338876； Verilog上机实验题目1：8位数字显示的简易频率计； 源码+注释；
基于数字频率计的设计
浏览：19
讲述了数字频率计的工作原理以及其各个组成部分，记述了在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及对它们的调试、对调试结果的分析，到最后得到比较满意的实验结果的方方面面
数字频率计的设计
浏览：155
4星 · 用户满意度95%
这是基于quartus2的关于数字频率计的设计，是各个模块各个模块写的，多经过调试了。如若有错，请大家指正。谢谢！
数字频率计设计
浏览：46
该设计是一个完整的数字频率计，包含原理图和PCB及元件清单。原理图和PCB都是PDF格式的。可作为设计参考
基于Verilog的数字频率计的代码
浏览：59
4星 · 用户满意度95%
Vorilog语言编写的数字频率计测频部分的代码，本人毕业设计测频部分实用代码，绝对有效。系统的时钟频率为100M，包含50M的自检信号。
基于EDA的数字频率计系统设计
浏览：122
基于EDA的数字频率计系统设计 摘 要：本课题设计了一种具有多种功能和多种测量精度的数字频率计系统，采用VHDL硬件描述语言编程，并用FPGA实现。本设计选择以FPGA集成芯片为核心器件，以触发器和计数器为核心，由...
基于EDA技术设计4位十进制数字频率计的系统方案
浏览：103
5星 · 资源好评率100%
基于EDA技术设计4位十进制数字频率计的系统方案基于EDA技术设计4位十进制数字频率计的系统方案
FPGA_基于FPGA的数字频率计设计，verilog程序，word论文。ISE平台开发。
浏览：126
5星 · 资源好评率100%
FPGA_基于FPGA的数字频率计设计，verilog程序，word论文。ISE平台开发。在硬件上，利用xilinx公司的FPGA器件为主控器；在软件上，采用Verilog HDL硬件描述语言编程，在ISE中开发，极大地减少了硬件资源的占用，最后...
基于fpga等精度频率计的设计频率计
浏览：17
5星 · 资源好评率100%
基于fpga的等进度频率计 采用VHD了编程 等精度方法
题 目: 数字频率计设计
浏览：157
4星 · 用户满意度95%
题 目: 数字频率计设计 初始条件： 555.74LS123等元器件 要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 用中小规模集成电路设计一台简易的数字频率计，频率显示为四位，显示量程为四挡 , 用数码管显示。 1HZ—9.999KHZ ，闸门时间为 1S ； 10HZ—99
基于VHDL的数字频率计的设计
浏览：5
基于VHDL的在Quartus2平台上实现的数字频率计
基于52单片机数字频率计系统设计报告.doc
浏览：142
基于52单片机数字频率计系统设计报告.doc
多档位数字频率计设计报告
浏览：175
本报告详细论述了基于FPGA（Xilinx）的多档位数字频率计设计。采用 Verilog硬件描述语言，对各个单元电路及总体电路进行了细致的设计和仿真。 分频电路结构紧凑，在一个阶段的计数过程中产生所需的各个时钟信号，...
基于单片机的简易数字频率计的设计
浏览：168
4星 · 用户满意度95%
本文对基于单片机的数字频率计系统进行了研究。 首先在绪论中介绍了本课题的课题背景、研究意义及完成的功能。本系统是以单片机的基本语言C语言来进行软件设计，51的编程语言常用的有二种，一种是汇编语言，一种是C ...
基于单片机数字频率计专业系统设计方案报告.doc
浏览：192
基于单片机数字频率计专业系统设计方案报告.doc
基于51单片机的数字频率计设计+免费分享全套资源！！！
浏览：68
基于51单片机的数字频率计设计 由STC89C52单片机+信号输入+74HC14整形电路+74HC390分频电路+LCD1602显示模块+电源构成。 1、能测出正弦波、三角波或方波等波形的频率； 2、频率的测量范围为1Hz—12MHz，且能检测幅度...
基于VHDL的数字频率计设计
浏览：111
5星 · 资源好评率100%
基于VHDL的数字频率计设计,希望这个文档对大家有所帮助。
基于单片机的数字频率计的设计
浏览：108
基于单片机的数字频率计的设计,内容全面，说明详细。
基于单片机的频率计的设计数字频率计.pdf
浏览：15
基于单片机的频率计的设计数字频率计.pdf
基于AT89S52的数字频率计设计
浏览：195
本文通过运用单片机AT89S52，Proteus仿真软件以及Kell仿真软件的相关知识，成功地实现了数字频率计的设计。综合调试结果表明，本文提出的设计与传统测频系统相比，具有体积小、成本低、低功耗、精度高等优点，适用于各种测量电路。
基于STM32和FPGA的数字频率计.zip
浏览：140
5星 · 资源好评率100%
基于STM32和FPGA的数字频率计 基于STM32和FPGA的数字频率计 基于STM32和FPGA的数字频率计 基于STM32和FPGA的数字频率计 基于STM32和FPGA的数字频率计 基于STM32...
基于SoPC的嵌入式数字频率计设计与实现
浏览：79
设计基于SoPC技术的嵌入式数字频率计实现方案。该方案以Altera公司的EP1C6芯片作为设计载体, 将IP软核、NiosⅡCPU等功能模块嵌入其中, 采用硬件语言描述、参数选择配置、功能裁剪定制等多种设计方式和软硬件协同开发...
收起资源包目录
test1.rar
（7个子文件）
test1
fre.v
538B
count32.v
219B
latch32.v
182B
count8.v
167B
fre_ctrl.v
298B
decoder.v
733B
segscan.v
423B
共 7 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
kingyang5
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
SAP 消息号C+811解决方案
map_tplan_3.1.0.18525.pak
peripheral.c
git忽略文件的配置文件
Koloro_v6.2.7.apk
tensorflow-2.8.1-cp310-cp310-win-amd64.whl
tensorflow-gpu-2.8.1-cp310-cp310-win-amd64.whl
tensorflow-gpu-2.8.1-cp39-cp39-win-amd64.whl
YOLOv5：基于深度学习的驾驶员分心驾驶行为（疲劳+危险行为）预警系统
fast-backup 2.1.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
