AT45DB041B中文手册资源-CSDN文库

5星 · 超过95%的资源需积分: 26 177 浏览量 2009-05-28 22:12:20 上传评论收藏 1.48MB PDF 举报

资源推荐

资源详情

资源评论

phdkan@163.com 翻译

特点

 单电源 2.5V-3.6V 或 2.7V-3.6V 供电

 兼容串行外设接口

 最高 20MHZ 时钟频率

 页编写操作

 —单周期程序重调（擦除和编写）

 —2048 页（264 字节/页）主内存

 支持页和块擦除操作

 双 264 字节 SRAM 数据缓存—在非易失性

存储器中进行程序重调时可接收数据

 能过连续地读取整个存储阵列

 低功耗

—有效读取工作电流仅为 4 毫安

—CMOS 待机电流仅为 2 微安

 数据保护功能

 100%与 AT45DB041 及 AT45DB041A 兼容

 5V 输入容限电压：SI,SCK,CS,RESET 和 WP 引脚

 商用及工业用温度范围

描述

AT45DB041B 仅需 2.5V 或 2.7V 供电，采用串行接口闪存，能

够广泛的适用于各种数字语音，图像，编码以及数据存储应用。

其 4,325,376 位的内存是由 2048 个页构成，每页为 264 个字节。

引脚配置 TSOP 顶视

类型 1

引脚名称

功能

片选

SCK

连续时钟

连续输入

连续输出

硬件页写保护

RESET

芯片复位

RDY/BUSY

等待/忙

控制信号。本数字闪存内部整合了一个地址计数器，它能够基于每个时钟周期

自动的增加，因此不用附加地址序列就可以完成连续读操作。要完成一个连续

的读操作，操作码 68H 或者 E8H 后必须跟 24 位地址码和 32 位任意码。24 位地

址码序列的前 4 位是保留位，这是为了让器件具备向上和向下兼容不同密度器

件的的能力（参见“读/写指令序列”图）。接下来的 11 位地址码（PA10-PA0）

要从主存中读取的页，而 24 位地址码的最后 9 位（BA8-BA0）指明了该页中的

起始字节的地址。跟在 24 位地址码后的 32 位任意码是用来初始化读操作。接

下来，在 SCK 脚上的时钟脉冲就使得连续的数据从 SO 脚上输出。

当加载操作码，地址码，任意码和读取数据的时候，CS 脚上必须保持低电平。

在连续阵列读取时，读到主存中页末端的时候，器件将会继续从下一页的起始

处读取，而在页面交叉处（某页的末端至下页的起始处）是没有时间开销的。

当读到主存阵列中的最后一位，器件将会继续回读至内存中第一页的起始处。

CS 脚上一个由低到高电平的跃变将终止读取操作和 SO 脚上的三态。连续阵列

读取的最大 SCK 频率是由

CAR

来规定的。连续阵列读取不经由两个数据缓存，

因此使缓存中的内容保持不变。

主存页读取：主存页读取允许用户从主存的 2048 页中的任意某一页直接读取数

据，不经由两个数据缓存，因此使缓存中的内容保持不变。要进行一个页读取，

先要给器件发送操作码 52H 或者 D2H，且其后必须跟着 24 位地址码和 32 位任

意码。其中 24 位地址码序列的首 4 位为保留位，后 11 位（PA10-PA0）指明了

该页的地址，最后 9 位地址码（BA8-BA0）指明了该页中首字节的地址。而跟在

24 位地址码后的 32 位任意码是用于初始化读取操作。在 32 位任意码后，SCK

脚上的脉冲信号会可使连续的数据从 SO（连续输出）脚上输出。当在加载操作

码，地址码，任意码和读取数据时，CS 脚必须保持低电平。在进行主存页读取

操作期间，当读到主存中某一页的末端时，器件将会继续从相同的页的起始处

开始读。CS 脚上低电平到高电平的跃变将终止读取操作和 SO 脚上的三态。

缓存读取：数据能从 2 个数据缓存的任一个中读取，用不同的操作码可指明从

哪个缓存中读取。操作码 54H 或 D4H 用于从缓存 1 中读取，操作码 56H 或 D6H

用于从缓存 2 中读取。要完成缓存读取操作，8 位操作码后须跟着 15 位任意码，

9 位地址码，和 8 位任意码。因为缓存的容量为 264 字节，故要求 9 位地址码

（BFA8-BF10）来指明从缓存中读取的第一个字节。当在加载操作码，地址码，

任意码和读取数据时，CS 脚必须保持低电平。当读到缓存的末端时，器件将继

续回读到缓存的起始处。CS 脚上低电平到高电平的跃变将终止读取操作和 SO

脚上的三态。

状态寄存器读取：状态寄存器能用于决定器件的读/忙状态，主存页到缓存比较

操作的结果，或器件密度。要读取状态寄存器，操作码 57H 或 D7H 必须装载至

器件。操作码的最后一位移入以后，状态寄存器的 8 位码，从最高位（位 7）

开始,会在接下来的 8 个时钟周期内从 SO 脚移出。状态寄存器的高 5 位包含了

器件信息，而低 3 位为以后扩展作为保留位以及有未定义值。当状态寄存器的

0 位被移出，这个过程将重复，从最高位再次开始移出（只要 CS 脚保持低电平

且 SCK 处于轮换时钟态）。因状态寄存器内的数据会保持更新，所以每次重复过

程都会输出新的数据。

状态寄存器格式

状态寄存器的位 7 来指示准备/忙状态。如果位 7 的值为 1，那么器件就不为忙

状态且准备接收下一条命令。如果位 7 的值为 0，那么器件就处于忙状态。

当位 7 被输出后，用户可通过停止 SCK 信号来把状态寄存器的位 7 连续的拉低。

位 7 的值会连续地从 SO 脚上输出，而且只要器件不再处于忙状态，那么 SO 脚

就会从 0 变为 1。共有 8 种操作能使器件处于忙状态，分别是：主存页到缓存的

传送，主存页与缓存比较，带内置擦除的缓存至主存页的编写，不带内置擦除

的缓存至主存页的编写，页擦除，块擦除，主存页编写和自动页重写。

状态寄存器的位 6 用于表示最近一次的主存页与缓存比较操作的结果。如果位 6

的值为 0，那么就表示主存页中的数据与缓存中的数据相同。如果位 6 的值为 1，

那么主存页中的数据和缓存中的数据至少有一位不同。

状态寄存器的位 5，4，3 和 2 用于表示器件密度。对于 AT45DB041B，此四位就

为 0，1，1 和 1。该 4 位二进制对应的十进制数值并不等于器件密度；此 4 位码

表示的是与一系列数字闪存器件相关的不同密度的组合码，共允许有 16 种不同

的密度配置。

编写和擦除命令

写缓存：数据能从 SI 脚移入至缓存 1 或缓存 2 中的一个。要加载数据至任意一

缓存，8 位操作码（84H 用于缓存 1，87H 用于缓存 2）后必须跟着 15 位任意

码和 9 位地址码（BFA8-BFA0）。 9 位地址码指明了要写入缓存中的首字节。数据

紧随着地址码输入。如果写到缓存末端，器件就回转至缓存起始处。CS 上一个

由低到高电平的跃变,将结束写缓存操作。

带内置擦除的缓存至主存页的编写：写入缓存 1 或缓存 2 中的数据能够编写至主

存中。要完成此操作，8 位操作码（83H 用于缓存 1，86H 用于缓存 2）必须跟着

4 位保留位，11 位用于指定目的页的地址码（PA10-PA0），和 9 位任意码。当在

CS 脚上出现由低到高电平的跃变时，该部分会首先在 1 秒内擦除主存中选定的

页，然后将储存在缓存中的数据编写至主存中的指定页。擦除和页编写操作都是

内部自同步，而且会在t

的最大值内完成。在这个时间内，状态寄存器将指示

器件处于忙状态。

位 7

位 6

位 5

位 4

位 3

位 2

位 1

位 0

准备/忙

比较

剩余32页未读，继续阅读

评论收藏

内容反馈

w_xinggang

2012-09-14

不错，内容号，要是能有中文的就更好了
L18776351553

2013-08-11

翻译得很清楚
i99ln44

2013-07-06

不错，真是原版，可以参考。

SuperRabbit

粉丝: 2
资源: 18

AT45DB041B中文手册

AT45DB041B中文资料

AT45DB041中文资料

AT45DB041B读写程序

at45db041d中文资料

AT45DB041B驱动（模拟SPI）

AT45DB041D中文手册

AT45DB041D-SU 编程手册阅读笔记.pdf

AT45DB041D-.zip_AT45DB041B_AT45DB041D_AT45DB041D SPI_at45db041B

AT45DB041B

msp430-at45db041b.rar_ AT45DB041B_45db_AT45DB0_msp430_msp430 eep

AT45DB041B AT45DB041D datasheet

硬件SPI驱动的AT45DB041B读写程序.rar_45DB041_AT45DB041B_at45db_c8051f_c805

at45db041b 程序

参考资料-基于at45db041b存储器的手持数据接收系统设计.zip

45DB041B闪存芯片资料

AT45DB041D中文说明和参考程序

AT45DB041 介绍

DS-AT25DF041B_040的flash驱动代码

45DB041说明文件

AT25xxxEEPROM的底层驱动

EP1C6Q240_FT245BM_IS61LV51216 FPGA应用开发板PDF原理图PCB+AD集成封装库文件.zip

EP1C6Q240+BCM5421S+FP401千兆DVI显示控制PCI卡PDF原理图PCB+AD集成封装库.zip

EP2C5T144C8+RTL8201CL双网口FPGA主控板pdf原理图PCB+AD集成封装库.zip

verilog-format的配置文件

完整版 ISO 26262 最新版（2018）1-12部分.rar

中航光电_连接器手册（全）.pdf

STM32通过298N控制电机.zip

英飞凌AURIX TC27x D-Step芯片用户手册(Infineon-TC27x_D-step-UM-v02_02-EN.pdf)

【源码】基于贝叶斯优化的LSTM时间序列预测

最新资源