Allegro_SPB_16[1].3速成教材
根据提供的教材部分内容,以下是对Allegro_SPB_16[1].3速成教材中涉及的关键知识点的详细解析: ### 1. 创建平面元器件图 #### 目的 在Allegro_SPB_16[1].3中创建平面元器件图的主要目的是为了在后续的设计过程中能够方便地调用这些自定义的元器件。当标准库中没有所需的具体元器件时,就需要自行创建。 #### 操作步骤 - 打开Allegro Design Entry CIS。 - 创建一个新的元器件库,例如命名为`library1.olb`。 - 右击该库,在弹出的菜单中选择“New Part”以创建新的元器件。 - 在新弹出的对话框中为元器件命名,此时可以暂时忽略“PCBFootpring”字段,因为具体的封装可能会在后续设计中有所变化。 - 设置“PartsperPkg”字段,用于指定该元器件包含多少个独立的部分,例如LM358通常包含两个放大器。 - 点击“OK”,进入元器件的设计界面。 - 使用“Place Pin”工具放置管脚,并确保管脚名称唯一,以避免生成网表时出现错误。 - 绘制元器件的外形轮廓并保存。 ### 2. 绘制原理图 #### 目的 绘制原理图是为了生成网表,以及为后续的布局布线提供基础。 #### 操作步骤 - 在Allegro Design Entry CIS中,通过“Project”选项卡选择“PCB Board Wizard”来开始新的项目。 - 命名项目并指定保存路径。 - 避免勾选与PCB仿真相关的选项,因为本教程的重点在于绘制PCB而非进行仿真。 - 选择默认的元器件库,并在设计界面中放置所需的元器件。 - 连接元器件间的线路时,确保不要直接将元器件脚相连,而是通过导线连接,以避免回注时出现问题。 - 为每个元器件添加PCB封装属性,这一步骤对于生成正确的网表至关重要。 - 检查电路图是否有错误,如未连接的部分或者连接错误的地方,通过“Design Rules Check”功能进行验证。 ### 3. 生成网表 #### 操作步骤 - 在完成原理图绘制之后,通过“Tools”菜单下的“Create Netlist”选项来生成网表。 - 如果选择立即在Allegro PCB中打开网表,则可以在PCB设计阶段直接使用;如果不选择,则需要手动导入到PCB设计中。 - 生成过程中如果遇到错误,需要回到原理图中修改后再重新尝试生成。 ### 4. 制作PCB焊盘 #### 贴片元器件焊盘的制作 - 打开Pad Designer工具。 - 设计焊盘的形状和大小,确保符合实际制造的需求。 - 注意焊盘命名规则,例如使用“rectx1_15y1_45”这样的命名方式,其中的数字代表焊盘的尺寸。 - 完成设计后保存焊盘。 ### 总结 Allegro_SPB_16[1].3速成教材通过简洁明了的方式介绍了从创建元器件图、绘制原理图到生成网表等一系列关键步骤,旨在帮助初学者快速建立起PCB设计的整体框架。尽管该教材并未深入探讨每个步骤的细节,但对于初学者来说,通过实践这些基本步骤可以逐步掌握Allegro_SPB_16[1].3的核心功能,并为进一步学习打下坚实的基础。
剩余53页未读,继续阅读
- 粉丝: 33
- 资源: 36
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- go语言基于gin框架开发开箱即用的后端api接口框架,集成了自动路由,接口合法验证,token验证,防止高频请求攻击,统一日志文件,简单易用的orm 做到下载即可开发业务接口,避免重复造轮.zip
- Web 开发全栈指南:从前端到后端的技术栈和学习路径
- go语言 上位开发脚手架.zip
- GoSuv是GO语言重写的类supervisor的一个进程管理程序,在github.com,codeskyblue,gosuv基础上增加了环境变量的配置以及主机名称的配置等,并用rice封装对.zip
- jdk-17.0.11.tar.gz
- 全球电子制造服务(EMS)市场报告:未来几年年复合增长率CAGR为4.6%
- 全国地区表,省市区多层级关系,拼音,长途区号,邮编,经度,纬度,简称,全称
- goefun是用于golang的中文函数库,它提供了强大且易于使用的函数,它完整封装了易语言核心支持库的所有功能,同时提供简单易用的函数 .zip
- Go 语言实现的简易 Redis(Simple Remote Dictionary Server by Golang),主要包括TCP 服务器、协议解析器、内存数据库、持久化、集群.zip
- Go 语言实现 简易用法.zip