选择“SingalTap Logic Analyzer File”,点【OK】,
3、设置采样时钟
点击 Clock 处的浏览按钮,添加采样时钟,
(所有的信号都是通过这个时钟采样得来,所以这个作为采样时钟的信号频率要比待测信号频率高才行,不然采不到或
失真!)
4、设置采样深度
在“Sample depth”处选择采样深度,即信号能看多长,该值受 FPGA 芯片内置存储器大小的限制,设的过长,编译会
通不过。
5、设置触发条件
触发条件即只有当触发信号(source 处选择的信号)发生变化时(pattern 处选择的变化:高电平、低电平、上升沿、下
降沿、上/下变化沿),singaltap 会捕获/暂停一次,
在“Trigger in”前打上勾,点击浏览按钮,