《多核处理器片上存储系统研究》这篇博士论文主要探讨了多核处理器在提升性能过程中遇到的主要瓶颈——存储系统的挑战，特别是由于处理器计算能力和内存访问速度差异增大导致的问题。文章首先介绍了多核处理器的优势，如能有效实现任务划分和线程调度，提高线程级并行性，尤其在Web服务和联机事务处理等领域具有显著优势。然而，处理器和存储器速度不匹配导致资源利用率不平衡，限制了多核系统的整体吞吐率。
论文深入分析了几款典型的多核处理器片上存储系统设计，例如Stanford大学1996年的Hydra处理器，它集成了4个MIPS内核，每个核心有私有的哈佛结构L1缓存，4个核心共享L2缓存，并且L3缓存位于片外。这种设计通过128位总线连接主存和L3缓存，以优化数据传输。另一个例子是MIT和Tilera公司2007年合作的Tile64处理器，它采用了64核二维网格架构，每个核心独立且通过专门设计的数据通信和路由部件提高数据通信效率和访存带宽，适应计算密集型应用。
文章重点讨论了多核处理器片上存储系统的关键技术，包括：
1. 非一致Cache访问（Non-Uniform Cache Access, NUCA）：由于延迟，不同核访问同一数据时可能会遭遇不一致性，这会增加系统复杂性和性能开销。论文可能分析了如何管理和优化这种非一致性以提高整体性能。
2. 核与Cache互连形式：不同的核与Cache的连接方式对访存性能有直接影响。文中可能研究了各种连接架构，如总线、环形网络、二维网格等，以及它们的优缺点。
3. 片上Cache设计的复杂性：随着核心数量的增加，片上Cache的管理变得更为复杂，包括缓存一致性、冲突解决、容量分配等问题。论文可能探讨了这些复杂性对性能的影响以及解决策略。
作者还可能对比了国内外多核处理器的研究现状，分析了学术界和工业界面临的挑战，比如如何平衡功耗、性能和成本，以及如何设计更高效的数据共享和通信机制。此外，论文可能提出了未来的研究方向，如新型存储层次结构、更智能的缓存策略、以及硬件辅助的并发控制机制，以应对多核处理器存储系统的挑战。
这篇论文为理解和优化多核处理器的片上存储系统提供了深入的理论和技术见解，对于提高多核处理器的性能和效率具有重要的参考价值。
