紧耦合处理器阵列重构的整数规划模型.pdf

紧耦合处理器阵列重构的整数规划模型 本文提出了一种基于整数规划的模型，旨在降低可容错处理器阵列重构后的子阵列能耗开销。该模型将处理器阵列中的处理器单元表示为一系列布尔变量，然后将相应逻辑列的链路长度表示为变量的函数。因此，构造紧耦合目标阵列，等价于求解整数规划模型中的目标函数的最优值。 在大规模集成电路和半导体工艺的发展下，片上系统越来越广泛地被应用到各个领域。纳米技术的飞速发展对超大规模集成电路（VLSI）设计技术提出了越来越大的挑战。二维网状结构的处理器阵列（网状阵列）是一种高效的多处理器系统，可以进行大规模的并行计算，如矩阵处理、图象处理和信号处理等。但随着集成电路的集成密度增加，芯片在制造和运行过程中会产生存在缺陷的处理器单元，影响整个系统的可靠性。 因此，需要采用高效率的容错技术来保障系统的可靠性，同时，低功耗设计在前超大规模集成电路中也变得越来越重要。目前，网状阵列的重构技术主要可以分为冗余方法和降阶方法。其 中，降阶法由于其适用性高而得到广泛的研究，Kuo和Chett等人对3种不同的选路约束条件：行、列穿越式、行穿越式进行了研究。 本文的主要贡献在于提出了一种基于整数规划的模型，以降低可容错处理器阵列重构后的子阵列能耗开销。该模型可以有效地降低处理器阵列的链路长度，从而提高系统的可靠性和效率。 知识点： 1. 紧耦合处理器阵列重构：在大规模集成电路和半导体工艺的发展下，片上系统越来越广泛地被应用到各个领域，需要采用高效率的容错技术来保障系统的可靠性。 2. 整数规划模型：本文提出了一种基于整数规划的模型，以降低可容错处理器阵列重构后的子阵列能耗开销。 3. 处理器阵列中的链路长度：链路长度是影响处理器阵列性能的关键因素，本文提出的模型可以有效地降低处理器阵列的链路长度。 4. 容错技术：在超大规模集成电路中，容错技术变得越来越重要，本文提出的模型可以保障系统的可靠性。 5. 低功耗设计：在超大规模集成电路中，低功耗设计变得越来越重要，本文提出的模型可以降低处理器阵列的能耗开销。 6. 网状阵列的重构技术：网状阵列的重构技术可以分为冗余方法和降阶方法，本文提出的模型可以应用于降低可容错处理器阵列重构后的子阵列能耗开销。 本文提出了一种基于整数规划的模型，以降低可容错处理器阵列重构后的子阵列能耗开销，该模型可以有效地降低处理器阵列的链路长度，提高系统的可靠性和效率。