高吞吐率双模浮点可重构FFT处理器设计实现.pdf

该文档主要介绍了一种高吞吐率的双模浮点可重构快速傅里叶变换（FFT）处理器的设计和实现。这种处理器旨在满足尖端雷达实时成像和高精度科学计算等应用的需求。浮点FFT处理器相比定点FFT具有更高的运算复杂度，这导致了其运算吞吐率与实现面积和功耗之间的矛盾更加突出。 为了降低运算复杂度，设计者们采用了将大点数FFT分解成若干个小点数基2k级联子级的策略。这一方法提出了针对128/256/512/1024/2048点FFT的优化混合基算法，通过这种方式显著减少了乘法运算的复杂性。此外，他们还设计了一种新型融合加减与点乘运算单元，该单元能够同时支持单通道单精度和双通道半精度两种浮点模式。这样的设计使处理器具有高度的灵活性，能够在不同的应用场景下切换不同的运算模式。 论文中提到的这款处理器在28纳米标准CMOS工艺下实现了设计，实验结果显示，在单通道单精度模式下，处理器的运算吞吐率为3.478 GSample/s，输出平均信号量化噪声比为135 dB；而在双通道半精度模式下，吞吐率达到6.957 GSample/s，输出平均信号量化噪声比为60 dB。与现有的其他浮点FFT实现相比，其归一化吞吐率面积比提高了大约12倍，这意味着在保持高性能的同时，它在硬件资源利用上更为高效。 关键词：快速傅里叶变换（FFT）、双模浮点、混合基和融合运算单元是这篇论文的核心概念。快速傅里叶变换是一种常用的数字信号处理技术，用于将信号从时域转换到频域，广泛应用于图像处理、通信系统和科学计算等多个领域。双模浮点是指处理器可以处理不同精度的浮点数据，提供更大的计算灵活性。混合基算法是将不同基数的FFT算法结合使用，以优化计算效率。融合运算单元则是将加减和点乘操作集成在一个硬件模块中，以减少硬件开销并提高运算速度。 这篇论文的研究成果对于高性能计算和实时信号处理领域具有重要的理论和实践意义，它不仅提供了高效的浮点FFT处理方案，还为未来设计更复杂、更灵活的处理器架构提供了参考。通过这种处理器，科研人员和工程师可以更好地应对雷达成像、高频交易、地震数据处理等需要大量浮点运算的挑战，同时在硬件成本和能源效率方面达到平衡。