没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
CRC16FPGA verilog程序
CRC16FPGA verilog程序
CRC16
verilog
FPGA
需积分: 50
73 下载量
169 浏览量
2018-10-01
20:12:42
上传
评论
3
收藏
994B
V
举报
温馨提示
立即下载
fpga纯组合逻辑计算CRC16、一个时钟计算出结果。语言verilog
资源推荐
资源评论
在FPGA上实现CRC算法的verilog程序
浏览：148
5星 · 资源好评率100%
在FPGA上实现CRC算法的verilog程序
crc16 verilog实现
浏览：34
4星 · 用户满意度95%
verilog写的crc16的实现代码，包括两种crc16的标准，可以配置
CRC校验，FPGA Verilog语言实现，16位
浏览：91
简单的CRC，16位校验，FPGA实现
verilog_CRC16
浏览：124
并行输入任意字节，两种国际标准的CRC16，循环冗余校验，生成多项式为8005或者1202两种国标，生成并行16为校验码，准确适用，亲测工程应用。
CRC的verilog代码
浏览：55
根据多项式进行CRC计算，串行CRC，每个时钟计算8bit。用户可根据需要的多项式自行进行更改。
CRC - 16算法与FPGA实现
浏览：128
3星 · 编辑精心推荐
以16位CRC - 16校验码为例,在对CRC校验码原理和一般的串行CRC生成算法进行分析的基础上,改进 了串行CRC算法,并进一步推导出并行CRC算法。利用Quartus II集成环境和Verilog HDL语言工具将算法转 变为校验码生成电路,并进行验证比较,最后在FPGA上进行了硬件电路的仿真和实现。结果表明,并行CRC算 法在速度方面明显优于串行CRC算法,但会牺牲较大的硬件空间。
crc16的Verilog HDL实现
浏览：105
5星 · 资源好评率100%
crc16校验程序，仿真过。这个属于自己写的。分享给大家参考吧
Verilog语言实现CRC校验
浏览：47
功能：输入多个8bit数据，输出16bitCRC值，用的多项式是CRC8005，通过修改例程中的某字节（程序中有注明），可以实现CRC1021
CRC32-8Verilog完成
浏览：96
Veriog写的并行CRC32校验 //8位并行CRC-32的异或表达式： assign crc8[0]=crc[30]^d[7]^crc[24]^d[1]; assign crc8[1]=crc[30]^crc[31]^d[6]^d[7]^crc[24]^d[0]^crc[25]^d[1]; assign crc8[2]=crc[30]^crc[31]^d[5]^d[6]^d[7]^crc[24
32位CRC FPGA Verilog并行算法
浏览：126
5星 · 资源好评率100%
32位CRC FPGA Verilog并行算法，本人亲测，用于网络报文CRC校验项目。
verilog 程序
浏览：143
对编程的进一步学习，并提高自己的编程能力
verilog程序
浏览：195
这个代码是用来实现乘法器的乘法工作的，是基于verilog的代码，通过MODELSIM仿真来实现乘法器的功能
verilog 小程序
浏览：43
1、常用的小程序 2、基本的语法使用 3、代码风格联系
CRC校验码Verilog程序
浏览：177
算法可以根据自己需要调整测试，非常好用，主要在于不用查表，直接得出计算结果，计算占用资源少
CRC_16校验的FPGA实现
浏览：145
4星 · 用户满意度95%
基于字节的CRC校验实现，经modelsim仿真验证。CRC校验又称（n,k）码，n为码长，k为信息为，r=n-k为校验位。 校验采用模2运算： 加法不考虑进位，减法不考虑借位，即运算结果为亦或关系。而对于除法，商由余数首位与除数首位的模2除法运算结果确定（0/1=0,1/1=1）。在接收端，可有两种方式检验传输是否发生错误：
CRC16的Verilog 实现技术报告
浏览：132
该资源主要介绍了CRC16的基本原理及实现方法
CRC-16(Modbus)并行计算Verilog代码
浏览：9
CRC-16(Modbus)并行计算Verilog代码，结果可在网页http://www.ip33.com/crc.html上进行计算对比
CRC校验的FPGA实现
浏览：83
4星 · 用户满意度95%
包含8位，12，16，32位CRC校准的FPGA实现程序，好东西啊，要下的加油
并行CRC16,CRC8哈希碰撞测试的FPGA实现，使用Xilinx Ultrascale芯片测试
浏览：145
最近做了一个小实验，实验要求通过并行CRC16和CRC8算法分别把24bit,16bit的数据输入压缩成16bit,8bit.并测试哈希碰撞（把最终的哈希值放到两个RAM中并逐个循环比较），很简单的一个工程，大家可以一起分享学习。 贴两个可以根据输入输出位宽自动生成CRC算法VERILOG代码的网站。 https://www.easics.com/webtools/crctool http://
CRC算法 verilog实现
浏览：34
5星 · 资源好评率100%
包含CRC6,CRC8,CRC11算法verilog完整代码， 支持初始化参数配置。已在实际项目中使用过.
HDLC 测试程序, HDLC viewer
浏览：77
4星 · 用户满意度95%
对(High-Level Data Link Control)的实现,提供了工具功能,测试HDLC的封包正确性,串口编程中很实用.
CRC32 verilog代码
浏览：19
5星 · 资源好评率100%
CRC32 verilog代码，可以直接拿来使用，已得到验证
CRC32 校验的verilog实现
浏览：89
5星 · 资源好评率100%
循环冗余检查(CRC)是一种数据传输检错功能，对数据进行多项式计算，并将得到的结果附在帧的后面，接收设备也执行类似的算法，以保证数据传输的正确性和完整性。若CRC校验不通过，系统重复向硬盘复制数据，陷入死循环，导致复制过程无法完成。出现循环冗余检查错误的可能原因非常多，硬件软件的故障都有可能。
verilog的串口程序
浏览：185
PC机上开串口调试助手，发送一个字符到开发板（中间通过串口线相连） FPGA收到字符后，回发给PC机上，在串口助手上显示
verilog全加器程序
浏览：56
verilog全加器程序
verilog的AD程序
浏览：143
5星 · 资源好评率100%
利用状态机实现对TLC549的采样控制，实验时可调节电位器RW1（在开发板底板左下角），改变ADC 的模拟量输入值，数据采集读取后在数码管上显示。可以自己用万用表测一下输入电压， 然后与读取到的数据比较一下。注意：数码管显示的数据不是最终结果，
verilog电子钟程序
浏览：119
5星 · 资源好评率100%
利用软件 verilog进行编程，实现电子钟的计时功能，包括24点计时，整点报时，闹钟设定等功能
verilog的数码管程序
浏览：77
4星 · 用户满意度95%
本程序是对8个数码管的verilog程序控制，程序可以很好地修改为任意几个，使用动态扫描
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
j407672744
粉丝: 1
资源:
30
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
word文档.docx
MalodyV_6.0.0_228.apk
Screenshot_20240429_005232.jpg
Screenshot_20240429_005254.jpg
com.finditmario.ume.u1303182022531.apk
森之国度辅助_v1.1.2.apk
基于STM32F767-挑战者-开发板，供自己下载用
基于RT1052-开发板freertos，供自己下载用
柯尔克孜文和西里尔文转换工具
main.c
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
