《数字电路与逻辑设计》试卷涉及了数字逻辑的基础知识，主要涵盖数字逻辑的编码、运算、触发器、逻辑门以及组合逻辑电路等多个方面。以下是试卷中各题目的知识点解析：
1. 第一题询问表示任意两位无符号十进制数所需的二进制数位数，答案是B．7，因为最小的两位十进制数10需要二进制的1010表示，最大的9需要1001，所以至少需要7位。
2. 第二题考察不同编码方式的转换，余3码10001000转换成2421码，需要了解各种编码规则，答案是B．10000101。
3. 第三题关于补码表示，补码1.1000的真值是B．-1.0111，因为在二进制中，最高位为1表示负数，补码表示法中，将该位取反再加1即可得到真值。
4. 第四题涉及到逻辑运算的表示，标准或-与式是由B．最小项相或构成的逻辑表达式。
5. 反演规则应用于逻辑函数的求反，第5题中E)ED(CCAF的反函数是A. E)]ED(CC[AF。
6. 第六题指出可以实现三种基本运算的逻辑门类型是D. 与非门，因为与非门可以通过不同的连接方式实现与、或、非操作。
7. 将D触发器改造成T触发器，通常需要通过附加门电路，答案是B. 与非门。
8. 实现两个四位二进制数的乘法，需要计算16×16的结果，所以输出函数为C．10个。
9. JK触发器在时钟作用下次态与现态相反，意味着JK触发器翻转，因此JK端取值为D．JK=11。
10. 设计四位二进制码的奇偶位发生器，需要异或门的数量是B．3，因为需要对每一位进行异或运算来计算奇偶校验位。
判断题部分：
1. 原码和补码确实可以实现减法向加法的转化，此题正确。
2. 逻辑函数的m项和M项的定义，此题正确。
3. 最简状态表的等效类数目等于状态数目，此题正确。
4. 并行加法器采用先行进位的目的是提高运算速度，而非简化电路结构，此题错误。
5. 图2所示电路可能具有反馈，但是否为异步时序逻辑电路还需要具体分析，此题无法判断。
多项选择题：
1. 小数"0"的反码形式是A．0．0……0，因为反码只用于负数表示，0的反码和原码相同。
2. F=A⊕B和G=A⊙B的满足关系为D. 1GF，因为异或和同或的结合律不同。
3. F和G相“与”的结果是A．32mm ，因为相“与”即对应项相乘，然后相加。
4. 当z为低电平时，两输入或非门的输入x和y必须同为高电平，所以A正确。
5. 组合逻辑电路的输出与输入的关系可以用A．真值表，C．逻辑表达式来描述。
函数化简题：
1. 用代数法化简BACBACABC)B,F(A,，需要应用分配律、德摩根定律等代数法则，得到最简表达式。
2. 卡诺图化简F(A，B，C，D)，需要将m项和d项映射到卡诺图上，通过合并相邻的1格来简化。
这些知识点涵盖了数字逻辑的基本概念，包括二进制编码、逻辑运算、触发器转换、逻辑函数的化简方法等，对于学习数字逻辑设计至关重要。
