FPGA Nios软核基本配置

实验一 Nios 实验环境搭建及 Nios 串口通信

摘要：本次实验是第一个实验，主要进行了 Nios 处理器最小系统的构建，如添

加和设置了 Nios 处理器软核、芯片的 sysid、存储器和 Jtag Uart 部件，并在

此基础上进行了 Nios IDE sp11.0 开发软件的测试完成了 KERNEL 核的测试，最

后总结了 Nios 下的程序开发流程。

1 硬件部分

通常在开发或学习一个刚入手的第一个平台是，第一个例子都显得尤为关键

和重要，因为第一个实验往往能验证基本环境是否搭建成功、环境参数是否配置

合理，给以后的实验奠定了基础。本次实验我们目的是搭建一个 Nios 的实验开

我所使用的开发环境： 操作系统：WIN7 32bit Home 版;

开发软件：Quartus 11.0sp1,Nios II 11.0sp1 IDE;

由于 WIN7 权限管理较为严格，因此许多开发工具在 win7 下兼容性都不是太

好，其中绝大部分原因是用户权限不对，因此要在 Administrator 用户目录下进

行相关安装。

1.2 建立 Quartus 工程

当需要的软件安装完毕以后，我们就正式开始软件的开发了。首先，我们打

开 Quartus11.0SP1（请以管理员权限运行，否则会出现非技术问题）。建立一

个工程 File->New Project Wizard,

图

Quartus 工程项目创建

1.2

选型完成后，单机 Finish 按钮后，接下来要进行原理图的绘制。在当前视

窗下单击 File 菜单选择 Block Diagram/Schematic File 如下项目。

完 成后就要进行 SOC 软 核 的 定制 和 设 计 工 作， 软 核 设 计 要进 入 SOPC

Builder 中。点击 Tools->SOPC Builder。 由于 ALTERA 增加了 Qsys 的功能，

所以将 SOPC Builder 放进了 Tools 下。 进入设计主程序后出现如下画面。输

入 Lesson1Nios.然后点击 OK，即可。

然后，我们需要进行构建最基本的软核,NIOS II Processor、SYSTEM ID、

SDRAM、EPCS 以 及 JTAG UART.

在视窗左侧，

Peripherals

Debug and Performance

并双击

system id

项目，输入

sysid

完成后，出现如图

1.5