8位流水线同步时钟加法器

module Addr_8bit_4l(Clk, Rst, In_a, In_b, Cin, Sum, Cout);       //可综合模块――4级流水线8bit全加器，时钟上升沿触发，可同步复位,实现中高速加法运算
    input Clk,Rst;                 //时钟输入端，同步复位端
    input  [7:0] In_a;                //8位二进制输入a端
    input  [7:0] In_b;                //8位二进制输入b端
    input  Cin;                  //进位输入端
    output  [7:0] Sum;                 //8位和输出端
    output Cout;                  //进位输出端
 //--------------------------输入输出端口数据类型定义---------------------------
 wire Clk,Rst;               
    wire  [7:0] In_a;
    wire  [7:0] In_b;
    wire  Cin;
    wire  [7:0] Sum;
    reg  Cout;
 //-------------------------------中间变量声明--------------------------------- 
 reg  [7:2]a6_Temp,b6_Temp;              //高6位输入缓存
 reg  [7:4]a4_Temp,b4_Temp;              //高4位输入缓存
 reg  [7:6]a2_Temp,b2_Temp;              //高2位输入缓存             
 reg  [1:0]Sum2_Temp;               //低2位和缓存
 reg  [3:0]Sum4_Temp;               //低4位和缓存
 reg  [5:0]Sum6_Temp;               //低6位和缓存
 reg  [7:0]Sum_Temp;                //总8
 reg  Cout2_Temp,Cout4_Temp,Cout6_Temp;           //低2位、低4位、低6位的进位缓存
 //--------------------------------功能块开始----------------------------------
 always @ ( posedge Clk)               //时钟Clk上升沿触发
 if(Rst==1)                   //如果Rst为高电平――
  begin
   a2_Temp <= 0;                //同步复位
   a4_Temp <= 0;                //同步复位
   a6_Temp <= 0;                //同步复位