电 子 设 计 自 动 化 实 验
实验名称 综合性实验二、硬件描述语言的层次化设计
实验设备
(1)EDA 实验箱(型号 ),(2)计算机,(3)EDA 软件(QuartusII)
实验目的
1、 熟悉 EDA 软件(QuartusII)的硬件描述语言输入设计方法;
2、 掌握 VHDL 语言的层次化设计方法与仿真分析方法;
3、 了解功能仿真、时序仿真与时序参数分析的意义。
实验内容
1、 用 VHDL 语言完成 4 位十进制计数器、4 位锁存器、测频控制器的设计,包括
编译、综合、仿真;**
2、 采用层次化设计的方法,用 VHDL 语言的元件例化语句写出 4 位十进制频率计的
顶层文件,并分别给出其测频功能与时序仿真分析波形图,并加以分析;**
3、 用 EDA 实验箱进行硬件验证,并分析测量结果;建议硬件测试实验电路采用 NO、0
电路结构,待测信号 F_IN 接 clock0;测频控制时钟 CLK 接 clock2;**
4、 在 2 基础上将其扩展为 8 位十进制频率计,或带译码输出的 4 位十进制频率计。
实 验 报 告 要 求
根据以上实验内容写出实验报告:
1、 简述 4 位频率计模块的工作原理及其设计、编译、仿真分析过程;
2、 给出模块设计文件、仿真测试文件、仿真结果波形图及其分析报告;
3、 简述硬件验证过程与验证结果。
1、 简述 4 位频率计模块的工作原理