没有合适的资源?快使用搜索试试~ 我知道了~
数字系统设计.pdf
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
0 下载量 65 浏览量
2023-04-05
19:45:23
上传
评论
收藏 719KB PDF 举报
温馨提示
试读
21页
数字系统设计.pdf
资源推荐
资源详情
资源评论
精品文档交流
第一次作业
1.1 EDA 的英文全称是什么?EDA 的中文含义是什么?
答:ED自动化 A 即 Electronic Design Automation 的缩写,直译
为:电子设计。
1.2 什么叫 EDA 技术?利用 EDA 技术进行电子系统的设计有什么
特点?
答:EDA 技术有狭义和广义之分,狭义 EDA 技术就是以大规模可编
程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表
达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发
系统为设计工具,通过有关的开发软件,自动完成用软件的方式设
计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑
综合及优化、逻辑布局布线、逻辑仿真,直至完成对于特定目标芯
片的适配编译、逻辑映射、编程下载等工作,最终形成集成电子系
统或专用集成芯片的一门新技术,或称为 IES/ASIC 自动设计技
术。①用软件的方式设计硬件;②用软件方式设计的系统到硬件系
统的转换是由有关的开发软件自动完成的;③设计过程中可用有关
软件进行各种仿真;④系统可现场编程,在线升级;⑤整个系统可
集成在一个芯片上,体积小、功耗低、可靠性高。
1.3 从使用的角度来讲,EDA 技术主要包括几个方面的内容?这几
个方面在整个电子系统的设计中分别起什么作用?
精品文档交流
答:EDA 技术的学习主要应掌握四个方面的内容:①大规模可编程
逻辑器件;②硬件描述语言;③软件开发工具;④实验开发系统。
其中,硬件描述语言是重点。对于大规模可编程逻辑器件,主要是
了解其分类、基本结构、工作原理、各厂家产品的系列、性能指标
以及如何选用,而对于各个产品的具体结构不必研究过细。对于硬
件描述语言,除了掌握基本语法规定外,更重要的是要理解 VHDL
的三个“精髓”:软件的强数据类型与硬件电路的惟一性、硬件行
为的并行性决定了 VHDL 语言的并行性、软件仿真的顺序性与实际
硬件行为的并行性;要掌握系统的分析与建模方法,能够将各种基
本语法规定熟练地运用于自己的设计中。对于软件开发工具,应熟
练掌握从源程序的编辑、逻辑综合、逻辑适配以及各种仿真、硬件
验证各步骤的使用。对于实验开发系统,主要能够根据自己所拥有
的设备,熟练地进行硬件验证或变通地进行硬件验证。
1.4 什么叫可编程逻辑器件(简称 PLD)? FPGA 和 CPLD 的中文含
义分别是什么?国际上生产 FPGA/CPLD 的主流公司,并且在国内占
有较大市场份额的主要有哪几家?其产品系列有哪些?其可用逻辑
门/等效门数大约在什么范围?
答:可编程逻辑器件(简称 PLD)是一种由用户编程以实现某种
逻辑功能的新型逻辑器件。 FPGA 和 CPLD 分别是现场可编程
门阵列和复杂可编程逻辑器件的简称。国际上生产 FPGA/CPLD
的主流公司,并且在国内占有市场份额较大的主要是 Xilinx,
Altera,Lattice 三家公司。Xilinx 公司的 FPGA 器件有
XC2000,XC3000,XC4000,XC4000E,XC4000XLA,XC5200 系列
等,可用门数为 1200~18 000;Altera 公司的 CPLD 器件有
精品文档交流
FLEX6000,FLEX8000,FLEX10K, FLEX10KE 系列等,提供门数
为 5000~25 000;Lattice 公司的 ISP-PLD 器件有
ispLSI1000,ispLSI2000,ispLSI3000,ispLSI6000 系列等,
集成度可多达 25 000 个 PLD 等效门。
精品文档交流
第二次作业
1.8 目前比较流行的、主流厂家的 EDA 的软件工具有哪些?这些开
发软件的主要区别是什么?
答:目前比较流行的、主流厂家的 EDA 的软件工具有 Altera 的
MAX+plus II、Lattice 的 ispEXPERT、Xilinx 的 Foundation
Series。
1.10 对于目标器件为 FPGA/CPLD 的 VHDL 设计,其工程设计包括
几个主要步骤?每步的作用是什么?每步的结果是什么?
答:第一:需要进行“源程序的编辑和编译”—用一定的逻辑表达手
段将设计表达出来; 第二:要进行“逻辑综合”---将用一定的逻辑
表达手段将表达出来的设计经过一系列的操作,分解成一系列的逻
辑电路及对应的关系(电路分解);第三:要进行目标器件的“布
线/适配”---在选用的目标器件中建立这些基本逻辑电路的对应关
系(逻辑实现)第四:目标器件的编程下载---将前面的软件设计经
过编程变成具体的设计系统(物理实现);最后要进行硬件仿真/硬
件测试---验证所设计的系统是否符合要求。同时,在设计过程中要
进行有关仿真”---模拟有关设计结果与设计构想是否相符。
1.11 名词解释:逻辑综合、逻辑适配、行为仿真、功能仿真、时序
仿真。
答:逻辑综合:逻辑综合器的功能就是将设计者在 EDA 平台上完成
的针对某个系统项目的 HDL、原理图或状态图形的描述,针对给定硬
件结构组件进行编译、优化、转换和综合,最终获得门级电路甚至
更底层的电路描述文件。由此可见,综合器工作前,必须给定最后
精品文档交流
实现的硬件结构参数,它的功能就是将软件描述与给定硬件结构用
某种网表文件的方式联系起来。显然,综合器是软件描述与硬件实
现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级
的,可与 FPGA/CPLD 或构成 ASIC 的门阵列基本结构相映射的网表
文件。逻辑适配:适配器的功能是将由综合器产生的网表文件配置
于指定的目标器件中,产生最终的下载文件,如 JEDEC 格式的文
件。适配所选定的目标器件(FPGA/CPLD 芯片)必须属于原综合器指
定的目标器件系列。行为仿真:在综合以前可以先对 VHDL 所描述
的内容进行行为仿真,即将 VHDL 设计源程序直接送到 VHDL 仿真
器中仿真,这就是所谓的 VHDL 行为仿真。因为此时的仿真只是根
据 VHDL 的语义进行的,与具体电路没有关系。功能仿真:仅对
VHDL 描述的逻辑功能进行测试模拟,以了解其实现的功能是否满足
原设计的要求,仿真过程不涉及具体器件的硬件特性,如延时特
性。时序仿真:时序仿真是接近真实器件运行的仿真,仿真过程中
已将器件特性考虑进去了,因而,仿真精度要高得多。但时序仿真
的仿真文件必须来自针对具体器件的布线/适配器所产生的仿真文
件。综合后所得的 EDIF/XNF 门级网表文件通常作为 FPGA 布线器或
CPLD 适配器的输入文件。通过布线/适配的处理后,布线/适配器将
生成一个 VHDL 网表文件,这个网表文件中包含了较为精确的延时信
息,网表文件中描述的电路结构与布线/适配后的结果是一致的。此
时,将这个 VHDL 网表文件送到 VHDL 仿真器中进行仿真,就可以
得到精确的时序仿真结果了 。
1.12 谈谈你对 EDA 技术应用的展望。
1.EDA 技术将广泛应用于高校电类专业实践教学工作中;2.EDA 技
术将广泛应用于科研工作和新产品的开发中;3.EDA 技术将广泛应
剩余20页未读,继续阅读
资源评论
hhappy0123456789
- 粉丝: 62
- 资源: 5万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 三层独栋别墅图纸编号D066-三层-12.00&12.00米- 施工图.dwg
- 农村小别墅图纸编号D065-三层-14.40&18.55米-施工图.dwg
- 基于YOLOv8检测高铁吊弦缺陷实现的系统的Python源码+文档说明+训练源文件+模型.zip
- 三层农村小别墅图纸编号D064-三层-13.80&22.20米-施工图.dwg
- 三层别墅图纸编号D063-三层-13.57&17.40米- 施工图.dwg
- STC IAP15F2K61S2单片机i2c 接口PCF8591-ADC实验+DAC实验 KEIL例程源码+开发板硬件原理图
- Jlink-windows-v7967
- ADC直流分量影响分析
- 二层半独栋别墅结构水电施工图结构专家电.dwg
- 二层半独栋别墅结构水电施工图结构水暖图.dwg
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功