- 1 -
示 声响信号指示等
同样 所有这些显示形
式及形式的变换皆由
ＢＬ６ 转换和独立控制
３ 在 ＢＬ６ 的监控
程序中安排了多达 １２
种形式各异的信息矢量
分布 即 电路重构软
配置 由此可见 虽
然 ＧＷ４８ 系统从硬件结
构上看 是一个完全固
定下来的实验系统 但
其功能结构却等同于 １２ 套实验接口迥异的实验系统 参见第二节
４） ＢＬ３ 此模块主要是由一目标芯片适配座以及上面的 ＣＰＬＤ／ＦＰＧＡ 目标芯片和编程下
载电路构成 通过更换目标板 就能对多种目标芯片进行实验
５） ＢＬ６ 使 ＧＷ４８ 系统的应用结构灵活多变 实际应用中 该模块自动读取 BL7 的选择
信息 以确定信息矢量分布 实验前 可根据实验类型 以及所需的 ＣＰＬＤ／ＦＰＧＡ 目标芯片
的 I/O 接口位置 从 １４ 张实验电路结构图 第二节 中找到相适应的实验系统功能结构
并将该图的编号键入 BL7 系统即刻进入了所需要的接口和实验模式
三 ＧＷ４８－ＣＫ 系统主板结构与使用方法
附图 １－１Ａ 为 ＧＷ４８－ＣＫ 型 ＥＤＡ 实验开发系统的主板结构图 该系统的实验电路结构是可
控的 即可通过控制接口键 ＳＷ９ 使之改变连接方式以适应不同的实验需要 因而 从物理
结构上看 实验板的电路结构是固定的 但其内部的信息流在主控器的控制下 电路结构将
发生变化 这种 电路重构软配置 设计方案的目的有 ３ 个 １．适应更多的实验与开发项目
２． 适应更多的 ＰＬＤ 公司的器件 ３． 适应更多的不同封装的 ＦＰＧＡ 和 ＣＰＬＤ 器件 系统板面主
要部件及其使用方法说明如下 请参看附图 １－１Ａ
１）
ＳＷ９
按动该键能使实验板产生 １２ 种不同的实验电路结构 这些结构如第二节的
１４ 张实验电路结构图所示 例如选择了 ＮＯ．３ 图 须按动系统板上的 ＳＷ９ 键 直至数码
管 ＳＷＧ９ 显示 ３ 于是系统即进入了 ＮＯ．３ 图所示的实验电路结构
２）
Ｂ２
这是一块插于主系统板上的目标芯片适配座 对于不同的目标芯片可配不同
的适配座 可用的目标芯片包括目前世界上最大的六家 ＦＰＧＡ／ＣＰＬＤ 厂商几乎所有 ＣＰＬＤ 和
ＦＰＧＡ 第三节的表中已列出多种芯片对系统板引脚的对应关系 以利在实验时经常查用
３）
Ｊ３Ｂ／Ｊ３Ａ
如果仅是作为教学实验之用 系统板上的目标芯片适配座无须拔下 但
如果要进行应用系统开发 产品开发 电子设计竞赛等开发实践活动 在系统板上完成初步
仿真设计后 就有必要将连有目标芯片的适配座拔下插在自己的应用系统上 如 GWDVP 板
进行调试测试 为了避免由于需要更新设计程序和编程下载而反复插拔目标芯片适配座
GW48 系统设置了一对在线编程下载接口座 J3A 和 J3B 此接口插座可适用于不同的
FPGA/CPLD 注意 1 此接口仅适用于 5V 工作电源的 FPGA 和 CPLD 2 5V 工作电源
必须由被下载系统提供 的配置和编程下载 对于低压 FPGA/CPLD 如 EP1K30/50/100
EPF10K30E 等 都是 2.5V 器件 下载接口座必须是另一座 ByteBlasterMV
(4)
混合工作电压使用
对于低压 FPGA/CPLD 目标器件 在 GW48 系统上的设计方法
与使用方法完全与 5V 器件一致 只是要对主板的跳线作一选择
跳线 JV2 对芯核电压 2.5V 或 1.8V 作选择
接口方
式与接
口信息
矢量总
控制模
块
实验信号
源发生模
块
ispLSI
实验与接
口方式选
择器
接口信息
矢量转换
模块
ispLSI
输出显
示模块
接口信息
矢量转换
模块
信息矢量通
接口控制信
信号显示方式控
BL6
BL1
BL2 BL3 BL4 BL5
BL7
I/O
接口信息交换通
信号源选择控
