基于Verilog多首乐曲选择演奏电路设计.doc

- -

基于 verilog 硬件乐曲演奏电路设计〔quartus

II〕

模块可以实现 4x4 键盘扫描按键播放音乐，ROM 中

存四首歌曲，可以通过选择播放。

一、设计任务与要求

设计目的：利用数控分频器设计硬件演奏电路。

设计容：学习课本定制音符数据 ROM“music〞。填入新的乐曲。争取可以在

的文件并置入数控分频器中。

当采用四四拍曲子时，每节拍持续时间为 0.5 秒。置入数控分频器的速度

也应与此同步或一致，防止音乐过快或过快慢而失真。

我给出的 C 调音阶频率表，各频率对应的预置数就与数控分频推动蜂鸣器

发出声音的频率对应。在编写数控分频器时，不仅要考虑预置数的输入方式，

还要考虑输入的速度，以及驱动蜂鸣器发声的频率。

为了在扩展能够在 ROM 中同时存放多首歌曲，并可以手动选择需要的歌

曲，故可将 ROM 中分假设干段存放不同曲子。当手动选择歌曲时，可根据输

入的选择信号，读出 ROM 中对应地址的曲子，并将 ROM 中的曲子完整的播放

- - word.zl-

- -

出来。

为了显示高、中、低三种音调，可在音符>>预置数的译码过程中，同时

译出高、中、低三种音阶的信号，并利用三个 LED 灯输出信号。同时，也可利

用该译码模块，将当前演奏的音符简谱表达出来。

下面给出 C 调音节频率表：

三、功能模块

3.1 音符数据地址发生器模块 T138T

模块 T138T 是一个 10 位二进制计数器，部计数最大值为 500，作为音乐 ROM 地址发生

器。这个计数器的计数频率即为 4HZ，即每一个数值停留时间为 0.25 秒。可以通过选那

么 en 的值 00 01 10 11，选择不同的歌曲。

module T138T (clk,t,en);

case(en)

0:begin

if(t<=138)t=t+1;

elset=0;end

1:begin if(t>=139&&t<=263)t=t+1;

elset=139;end

2:begin if(t>=263&&t<=335)t=t+1;

elset=263;end

3:begin if(t>=335&&t<=439)t=t+1;

- - word.zl-

- -

elset=335;end

模块 F_CODE 乐曲简谱码对应的分频预置数查表为 SPKER 提供所发音符的分频预置数，

分频分频预置数共 14 个，每一个音符的停留时间由音乐节拍和音调发生查表模块 MUSIC

中简码和时钟 inclock 的频率决定，为 4hz 即 0.25s 一个上升沿到来就传送一次数据。

程序：

module f_code (inx,code,h,to);

input [3:0] inx; output h; output [3:0] code; output [10:0] to;

reg[10:0] to; reg[3:0] code; reg h;

always (inx) begin

case (inx)

0:begin to <=11'H7FF; code<=0;h<=0;end

- - word.zl-