【很好】Xilinx-FPGA-引脚功能详细介绍.doc

Xilinx FPGA 引脚功能详细介绍 本文档详细介绍了 Xilinx FPGA 的引脚功能，包括 IO_LXXY_#、IO_LXXY_ZZZ_#、Dn、D0_DIN_MISO_MISO1、An、AWAKE、MOSI_CSI_B_MISO0、FCS_B、FOE_B、FWE_B、LDC、HDC、CSO_B、IRDY1/2、TRDY1/2、DOUT_BUSY、RDWR_B_VREF、HSWAPEN、INIT_B、SCPn、CMPMOSI、CMPMISO、CMPCLK、M0、M1、CCLK、USERCCLK、GCLK、VREF_# 等多种引脚的功能和特点。 在 FPGA 中，IO_LXXY_# 引脚是用户 IO 引脚，XX 代表某个 Bank 内唯一的一对引脚，Y=[P|N] 代表对上升沿还是下降沿敏感，# 代表 Bank 号。IO_LXXY_ZZZ_# 引脚是多功能引脚，ZZZ 代表在用户 IO 的基本上添加一个或多个以下功能。 Dn 引脚是 I/O 引脚，在 readback 期间，D[15:0] 配置为数据口。在从 SelectMAP 读反馈期间，如果 RDWR_B=1，则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。 D0_DIN_MISO_MISO1 引脚是 I/O 引脚，在并口模式（SelectMAP/BPI）下，D0 是数据的最低位，在 Bit-serial 模式下，DIN 是信号数据的输入；在 SPI 模式下，MISO 是主输入或者从输出在 SPI*2 或者 SPI*4 模式下，MISO1 是 SPI 总线的第二位。 An 引脚是 O 引脚，A[25:0] 为 BPI 模式的地址位。配置完成后，变为用户 I/O 口。 AWAKE 引脚是 O 引脚，电源保存挂起模式的状态输出引脚。SUSPEND 是一个专用引脚，AWAKE 是一个多功能引脚。除非 SUSPEND 模式被使能，AWAKE 被用作用户 I/O。 MOSI_CSI_B_MISO0 引脚是 I/O 引脚，在 SPI 模式下，主输出或者从输入；在 SelectMAP 模式下，CSI_B 是一个低电平有效的片选信号；在 SPI*2 或者 SPI*4 的模式下，MISO0 是 SPI 总线的第一位数据。 FCS_B、FOE_B、FWE_B、LDC、HDC 等引脚都是 O 引脚，分别是 BPI flash 的片选信号、输出使能信号、写使用信号、低电平和高电平信号。 IRDY1/2、TRDY1/2 引脚是 O 引脚，在 PCI 设计中，以 LogiCORE IP 方式使用。 DOUT_BUSY 引脚是 O 引脚，在 SelectMAP 模式下，BUSY 表示设备状态；在位串口模式下，DOUT 提供配置数据流。 RDWR_B_VREF 引脚是 I 引脚，在 SelectMAP 模式下，这是一个低电平有效的写使能信号；配置完成后，如果需要，ＲＤＷＲ＿Ｂ可以在 BANK2 中做为 Vref。 HSWAPEN 引脚是 I 引脚，在配置之后和配置过程中，低电平使用上拉。 INIT_B 引脚是双向引脚，开漏，低电平表示配置内存已经被清理；保持低电平，配置被延迟；在配置过程中，低电平表示配置数据错误已经发生；配置完成后，可以用来指示 POST_CRC 状态。 SCPn 引脚是 I 引脚，挂起控制引脚 SCP[7:0]，用于挂起多引脚唤醒特性。 CMPMOSI、CMPMISO、CMPCLK 引脚是 N/A 引脚，保留。 M0、M1 引脚是 I 引脚，配置模式选择。M0=并口（0）或者串口（1），M1=主机（0）或者从机（1）。 CCLK 引脚是 I/O 引脚，配置时钟，主模式下输出，从模式下输入。USERCCLK 引脚是 I 引脚，主模式下，可行用户配置时钟。 GCLK 引脚是 I 引脚，这些引脚连接到全局时钟缓存器，在不需要时钟的时候，这些引脚可以作为常规用户引脚。 VREF_# 引脚是 N/A 引脚，这些是输入临界电压引脚。当外部的临界电压不必要时，他可以作为普通引脚。当做作 bank 内参考电压时，所有的 VRef 都必须被接上。 多功能内存控制引脚 M#DQn、M#LDQS、M#LDQSN、NM#UDQS、M#UDQSN 等引脚都是 I/O 引脚，bank# 内存控制数据线 D[15:0]、bank# 内存控制器低数据选通脚、bank# 中内存控制器低数据选通 NM#、bank# 内存控制器高数据选通脚等。 DONE_2 引脚是 I/ 引脚，用于指示配置是否完成。 本文档详细介绍了 Xilinx FPGA 的引脚功能，帮助读者更好地理解和使用 FPGA。