没有合适的资源?快使用搜索试试~ 我知道了~
eda直流电机测控仪课程设计
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
5星 · 超过95%的资源 3 下载量 16 浏览量
2022-11-04
11:34:42
上传
评论 1
收藏 900KB DOC 举报
温馨提示
试读
42页
eda直流电机测控仪课程设计
资源推荐
资源详情
资源评论
直流电机控制仪
第 1 页 共 42 页
eda 直流电机测控仪课程设计
1 绪论
1.1 FPGA 背景
目前以高速集成硬件描述语言(VHDL)所完成的电路设计,可以经过简 单
的综合与布局,快速的烧录至 FPGA 上进行测试,是现代 IC 设计验证的技术主
流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如 AND、OR、
XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的
FPGA 里面,这些可编辑的元件里也包含记忆元件例如触发器(Flip-flop)或
者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把 FPGA
内部的逻辑块连接起来,就好像一个电路试验板被放在了一个芯片里。一个出厂
后的成品 FPGA 的逻辑块和连接可以按照设计者而改变,所以 FPGA 可以完成所需
要的逻辑功能。
FPGA 一般来说比 ASIC(专用集成芯片)的速度要慢,无法完成复杂的设
计,而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品,可以被
修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能
力差的 FPGA。因为这些芯片有比较差的可编辑能力,所以这些设计的开发是在
普通的 FPGA 上完成的,然后将设计转移到一个类似于 ASIC 的芯片上。另外一
种方法是用 CPLD(复杂可编程逻辑器件备)。
1.2 FPGA 发展前景
FPGA 技术正处于高速发展时期,新型芯片的规模越来越大,成本也越来越
低,低端的 FPGA 已逐步取代了传统的数字元件,高端的 FPGA 不断在争夺 ASIC
的市场份额。先进的 ASIC 生产工艺已经被用于 FPGA 的生产,越来越丰富的处理
器内核被嵌入到高端的 FPGA 芯片中,基于 FPGA 的开发成为一项系统级设计工程。
随着半导体制造工艺的不同提高,FPGA 的集成度将不断提高,制造成本将不断
降低,其作为替代 ASIC 来实现电子系统的前景将日趋光明。
(1) 大容量、低电压、低功耗 FPGA
大容量 FPGA 是市场发展的焦点。FPGA 产业中的两大霸主:Altera 和 Xilinx
直流电机控制仪
第 2 页 共 42 页
在超大容量 FPGA 上展开了激烈的竞争。2007 年 Altera 推出了 65nm 工艺的
StratixIII 系列芯片,其容量为 67200 个 L E (Logic Element,逻辑单元),
Xilinx 推出的 65nm 工艺的 VitexVI 系列芯片,其容量为 33792 个 Slices (一个
Slices 约等于 2 个 L E)。采用深亚微米(DSM)的半导体工艺后,器件在性能提高
的同时,价格也在逐步降低。由于便携式应用产品的发展,对 FPGA 的低电压、
低功耗的要日益迫切。因此,无论那个厂家、哪种类型的产品,都在瞄准这个方
向而努力。
(2) 系统级高密度 FPGA
随着生产规模的提高,产品应用成本的下降,FPGA 的应用已经不是过去的仅
仅适用于系统接口部件的现场集成,而是将它灵活地应用于系统级(包括其核心
功能芯片)设计之中。在这样的背景下,国际主要 FPGA 厂家在系统级高密度 FPGA
的技术发展上,主要强调了两个方面:FPGA 的 IP( Intellec2tual Property ,
知识产权)硬核和 IP 软核。当前具有 IP 内核的系统级 FPGA 的开发主要体现在两
个方面:一方面是 FPGA 厂商将 IP 硬核(指完成版图设计的功能单元模块)嵌入到
FPGA 器件中,另一方面是大力扩充优化的 IP 软核(指利用 HDL 语言设计并经过
综合验证的功能单元模块),用户可以直接利用这些预定义的、经过测试和验证
的 IP 核资源,有效地完成复杂的片上系统设计。
(3) FPGA 和 ASIC 出现相互融合
虽然标准逻辑 ASIC 芯片尺寸小、功能强、功耗低,但其设计复杂,并且有
批量要求。FPGA 价格较低廉,能在现场进行编程,但它们体积大、能力有限,
而且功耗比 ASIC 大。正因如此,FPGA 和 ASIC 正在互相融合,取长补短。随着
一些 ASIC 制造商提供具有可编程逻辑的标准单元,FPGA 制造商重新对标准逻辑
单元发生兴趣。
(4) 动态可重构 FPGA
动态可重构 FPGA 是指在一定条件下芯片不仅具有在系统重新配置电路功能
的特性,而且还具有在系统动态重构电路逻辑的能力。对于数字时序逻辑系统,
动态可重构 FPGA 的意义在于其时序逻辑的发生不是通过调用芯片内不同区域、
不同逻辑资源来组合而成,而是通过对 FPGA 进行局部的或全局的芯片逻辑的动
态重构而实现的。动态可重构 FPGA 在器件编程结构上具有专门的特征,其内部
直流电机控制仪
第 3 页 共 42 页
逻辑块和内部连线的改变,可以通过读取不同的 SRAM 中的数据来直接实现这样
的逻辑重构,时间往往在纳秒级,有助于实现 FPGA 系统逻辑功能的动态构。
1.3 课程设计任务
本 课 程 设 计 中 使 用 Altera 公 司 的 EP2C35 系 列 的 FPGA 芯 片 , 利 用
SOPC-NIOSII-EP2C35 开发板直流电机与步进电机模块等资源,实现一个直流电
机测控仪。
(1)基本技能掌握:
1 掌握时钟作用下频率的控制
2 掌握十进制计数器的设计
3 掌握 16 位的锁存器的设计
4 掌握显示译码功能的设计
(2)基本功能要求
1 利用旋转电位器实现转速的控制
2 利用 PWM 信号实现转速的控制
3 利用 8 位动态七段码管显示实现转速的显示
(3)扩展功能选择性要求
1 利用 4×4 键盘阵列实现键盘转速的控制
2 利用 16*16 点阵显示实现转速级别的显示
2 设计原理
2.1 直流电机测控总原理
直流电机测控仪总体设计硬件由图 2.1 所示,FPGA 为 Altera 公司的
EP2C35 系列,输入设备有时钟、4*4 键盘、霍尔器件和警报控制开关。时钟采
用 1MHZ,4*4 键盘给 FPGA 输入一个 4 位数组信号,霍尔器件输入计数脉冲。输
出设备有直流电机、8 位 7 段字符 LED 数码管、16*16 点阵 LED,直流电机可
采用直接由旋钮控制转速或者 PWM 控制转速,8 位 7 段字符 LED 数码管显示每
分钟转速,16*16 点阵 LED 显示速度级别。
直流电机控制仪
第 4 页 共 42 页
图 2.1:总体设计硬件框架图
2.2 直流电机与霍尔器件驱动
将直流电源通过电刷接通电枢绕组,使电枢导体有电流流过, 由于电磁作
用,这样电枢导体将会产生磁场。同时产生的磁场与主磁极的的磁场产生电磁力,
这个电磁力作用于转子,使转子以一定的速度开始旋转,这样电机就开始工作。
时 钟
1MHZ
4*4 键盘
FPGA
直流电机
8 位 7 段字
符 LED 数码管
16*16 点
阵 LED
霍尔器件
直流电机控制仪
第 5 页 共 42 页
图 2.2:直流电机结构图
为了能够测定出电机在单位时间内转子旋转了多少个周期,我们在电机的外
部电路中加入了一个开关型的霍尔器件,同时在电子转子上的转盘上加入了一个
能够使霍尔原件产生输出的带有磁场的磁钢片。当电机旋转时,带动转盘是的磁
钢片一起旋转,当磁钢片旋转到霍尔器件的上方时,可以导致霍尔器件的输出端
高电平变为低电平。当磁钢片转过霍尔器件上方后,霍尔器件的输出端又恢复高
电平输出。这样电机每旋转一周,则会使霍尔器件的输出端产生一个低脉冲,我
们就可以通过检测单位时间内霍尔器件输出端低脉冲的个数来推算出直流电机
在单位时间内的转速。直流电机和开关型霍尔器件的电路原理图如下图 2.3 所示:
图 2.3:直流电机、霍尔器件电路图
直流电机驱动有两种方式,其一是可以由模拟电平来驱动,把电路图上 4
与 3 短接,可以旋转实验箱左边的旋钮,调节旋钮的可以控制速度;其二是通过
PWM 控制,把电路图的 6 与 5 短接,PWM 信号高电位选通三极管,让直流电
机转动,不过为了让直流电机获得较大的转速,同样要把电机左边的旋钮调到比
较大的位置。
2.3 键盘驱动
对键盘的电位扫描,就可以确定当前的键有没有被按下。单个按键电路如图
剩余41页未读,继续阅读
资源评论
- 华为OD面试指南2023-06-25资源很赞,希望多一些这类资源。
- 2301_816223412023-12-11资源很好用,有较大的参考价值,资源不错,支持一下。
- 2301_766788832023-06-26实在是宝藏资源、宝藏分享者!感谢大佬~
文档优选
- 粉丝: 90
- 资源: 1万+
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功