没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
时钟抖动(CLK)和相位噪声之间的转换
时钟抖动(CLK)和相位噪声之间的转换
时钟抖动
相位噪声
需积分: 34
29 下载量
156 浏览量
2011-08-13
20:00:24
上传
评论
收藏
119KB
DOC
举报
温馨提示
立即下载
介绍了时钟抖动和相位噪声之间的换算原理和公式
资源推荐
资源评论
时钟抖动和相位噪声对数据采集的影响
浏览：175
时钟抖动和相位噪声 对数据采集的影响，是一篇极好的文章。。
研究论文-时钟抖动和相位噪声关系的研究
浏览：78
研究论文-时钟抖动和相位噪声关系的研究
完美的时序：用抖动与相位噪声测量做时钟分频
浏览：31
当测量超低抖动的器件与设备时，工程师们必须时刻问一个问题：测得的值是来自DUT（待测设备），还是来自测试设备。工程师们也总在寻找一些能扩展手头设备能力的方法。本文描述了一些实用的方式，用于将较高频率VCO（压控振荡器）的时钟信号做分频处理。 大多数用于测量抖动的现代设备都可以划分到两大类中的一个：时域或频域。时域设备通常是一种高速数字示波器的形式，有高的单次采样带宽。频域设备一般的形式是频谱
振荡器相位噪声到 RMS 时钟抖动：根据相位噪声测量与频率计算 RMS 时间抖动。-matlab开发
浏览：3
5星 · 资源好评率100%
根据相位噪声测量相对于频率计算RMS时间抖动，请参阅： [1] - “振荡器相位噪声和采样时钟抖动”（RETHNAKARAN PULIKKOONATTU） 链接： https : //documents.epfl.ch/users/p/pu/pulikkoo/private/report_pn_jitter_oscillator_ratna.pdf [2] - “将振荡器相位噪声转换为时间抖动
锁相环matlab代码-PN2Jitter:RMS抖动计算器的相位噪声，这是PLL参考时钟的工具
浏览：121
锁相环matlab代码PN2抖动 RMS抖动计算器的相位噪声，这是PLL参考时钟的工具 GUI和方程式由Nim实现，并从原始Matlab代码移植而来。 这是一个非常简单的程序，输入相位噪声曲线点，然后按计算获得RMS抖动结果
half_clk.rar_clK1个时钟_clk时钟信号
浏览：198
输入一个时钟信号，输出时钟信号为输入时钟信号频率的二分之一
奇数分频FPGA设计完整Verilog程序
浏览：72
利用主时钟的上升沿和下降沿分别产生6分频的时钟clk_1to3P和clk_1to3N，该时钟占空比为1/3，即高电平1个周期，电平2个周期。再利用两个时钟的高电平交叉部分刚好=1.5倍源时钟，“异或”后，得到3分频的时钟clk_out，...
Clk_Div.rar_FPGA时钟分频_clk div IP_clk_div_clk_div ip 参数_clk_div 参数
浏览：84
FPGA分频器的设计，通过修改参数值可以实现各种时钟频率信号。
时钟复位模块clk-rst
浏览：109
时钟复位模块clk_rst，clk_wiz进行分频
将振荡器相位噪声转换为时间抖动.pdf
浏览：167
为实现高信噪比(SNR)，ADC的孔径抖动必须很低(参见参考文献1、2和3)。目前可提供孔 径抖动低至60 fs rms的ADC(AD9445 14位125 MSPS和AD9446 16位100 MSPS)。为了避免降 低ADC的性能，必须采用抖动极低的采样时钟，因为总抖动等于转换器内部孔径抖动与外 部采样时钟抖动的方和根。然而，用于产生采样时钟的振荡器常常用相位噪声而非时间抖 动来描述特
POCShift:估计具有仅相位相关性的两个噪声图像之间的转换。-matlab开发
浏览：148
仅相位相关广泛用于校正两个图像之间的纯平移偏移。 此代码使用频域滤波来处理噪声。 用法： shift=POCShift（固定，移动）； % 最大截止值为 60% shift=POCShift（固定，移动，C）； % 0<C<1 最大截止值为 100*C% shift=POCShift（固定，移动，0）； % 禁用过滤“固定”和“移动”的大小必须一致。 该算法的工作原理如下： 1. 计算
时钟抖动使随机抖动和相位噪声不再神秘
浏览：46
JohnJohnson德州仪器在本文中，我们将讨论抖动传递及其性能，以及相位噪声测量技术的局限性。时钟抖动和边沿速率图1显示了由一个通用公式表述的三种波形。该公式包括相位噪声项“EETOPTI社区
从NRZ信号恢复低相位噪声时钟并同时进行NRZ到RZ格式转换
浏览：106
从NRZ信号恢复低相位噪声时钟并同时进行NRZ到RZ格式转换
STM32的时钟clk资料
浏览：200
STM32的时钟clk资料
count_clk_计数器_vhdl_countclk_时钟clk的作用_clkcount_
浏览：166
5星 · 资源好评率100%
能够改变时钟发送频率，实现时钟分频功能，通过改变其中的数据，实现不同频率的输出
clk_gating_and_clk_switch_时钟切换门控时钟_
浏览：182
5星 · 资源好评率100%
时钟切换电路和门控时钟的实现，内含源文件和仿真文件，经过VCS和Verdi联合仿真
一个时钟异步切换无毛刺电路
浏览：121
核心就是你的sel发生翻转的时候，首先肯定是在本时钟域内的clk_en会先变低（invalid），之后才会使得另外时钟域内的clk_en变高（valid），这时另外一个时钟域内的时钟才能和clk_en相与输出。 希望对大家有用
stm8_CLK.rar_STM8 时钟_STM8S CLK_CCO_STM8S时钟切换_stm8 clk_cco打开
浏览：66
原创-STM8程序解拆一：CLK 内部高速时钟切换，并可在CCO引脚上检测切换后的时钟信号。
美国国家半导体推出业界相位噪声最低的时钟抖动滤除器系列产品.pdf
浏览：191
美国国家半导体推出业界相位噪声最低的时钟抖动滤除器系列产品.pdf
什么是抖动和相位噪声？如何区分晶振时钟？-综合文档
浏览：124
什么是抖动和相位噪声？如何区分晶振时钟？
电源噪声和时钟抖动对高速DAC相位噪声的影响的分析及管理-综合文档
浏览：182
电源噪声和时钟抖动对高速DAC相位噪声的影响的分析及管理
电源噪声和时钟抖动对高速DAC相位噪声的影响的分析及管理.pdf
浏览：84
在所有器件特性中，噪声可能是一个特别具有挑战性、难以掌握的设计课题。这些挑战常常导致一些道听途说的设计规则，并且开发中要反复试错。本文将解决相位噪声问题，目标是通过量化分析来阐明如何围绕高速数模转换器中的相位噪声贡献进行设计。本文旨在获得一种"一次成功"的设计方法，即设计不多不少，刚好满足相位噪声要求。
时钟抖动和相位噪声对采样系统的影响
浏览：72
随着直接中频采样的更高分辨力数据转换器的上市，系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器，或者说，充其量也只能反映问题的一部分。如果对时钟电路的规范和设计没有恰当的了解，你就不能实现这些数据转换器的最佳性能。
对两个运动员赛跑计时的秒表
浏览：43
4星 · 用户满意度95%
秒表的输入只有时钟（clk）和一个按键（key），假设key已经经过防抖动和脉冲宽度处理，每按一次，key是持续一个时钟周期的高电平脉冲，不需要对key再做任何处理。 按键key的功能如下： • 按第一下key，开始计数，...
ADC0809模数转换 定时器提供CLK信号_Ｃ５１_模数转换_ADC0809_
浏览：129
5星 · 资源好评率100%
基于51单片机，通过ADC0809实现模数转换功能
gen_clk.rar_CLK GEN_clk FPGA_gen_clk_vhdl 时钟信号_时钟信号
浏览：36
通过FPGA产生时钟信号，通过FPGA产生时钟信号
CLK和以太网跨网通讯
浏览：145
CLK和以太网跨网通讯
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
eande76
粉丝: 3
资源:
8
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
nVisual光纤资源管理-添加地图
全国行政区划省、市、区数据
CandP.cpp
第二节课，后端登录代码 & 校验本人操作
ncnn 包，window
C primer.Plus 第五版
nexus-2.14.20-02-bundle.tar 安装包
用nVisual 画机柜布置图就这么简单，你学会了吗？
两级电力市场环境下计及风险的省间交易商最优购电模型-郭立邦(注释完全，可直接运行)(文档加Matlab源码)
HTML-无分支流程图快速生成
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
