1 需要培养的能力需要培养的能力
对于使用硬件描述语言（HDL）来设计集成电路逻辑而言，一个有经验的集成电路逻辑设计人员会拥有以下的能力
来完成设计。
设计功能的需求分析：把需要完成的电路功能明确下来，定义出电路的顶层信号端口以及各个端口的时序。
设计的模块分割：把顶层的模块切分成为若干个小型的模块，同样，定义出各个小型模块的端口和时序，这一
步骤是比较考验水平的，因为：
1. 好的模块划分可以做到非常好的“设计正交性”以及各个模块之间的“去耦”。
2. 例如当某一个子模块的内部设计出现错误时，如果模块划分做的好（这体现在各个子模块的接口和时序
定义上）只需要修改出错的子模块内部即可，不需要改动接口定义和其它的子模块。
3. 或者，当需要对整个电路进行功能升级的时候，只需要改动有关系的子模块即可
4. 记住“牵一发而动全身”的设计是很麻烦的，尽量不要做这样的东西出来。
实现各个子模块：
1. 对于已经分割出来并且定义好功能和接口的子模块，其设计复杂度已经不是很高，对于有经验的人员可
以非常熟练的编写其代码
2. 之所以能够做到这一点是由于设计者事先掌握了一系列的有代表性的“积木块”的代码编写方法
3. 在不同的设计项目中，这些“积木块”的功能尽管不是完全一样，但是却会非常的相似
4. 作者编写本教程的目的就是在于让初学者掌握一批有意义的“积木块”的编写方法，然后在其它的项目中
熟练的使用这些“积木块”的改装版本。
祝各位学习实践愉快
2 本教程的用途本教程的用途
通过学习本教程提供的各种RTL小型电路模块的代码并且观察电路的RTL结构和波形仿真的时序，可以快速的
了解如何设计基本的电路组件。
建议首先阅读本教程中的描述性文字和图片，然后完成每个电路模块的学生实验，并且进行相应的思考。
在以后的设计实践的过程中，尽量能够把复杂的设计拆分为这些小的“积木块”，能够熟练的写出这些积木的
代码，熟悉这些积木块的时序动作，以及知道可能会有哪些功能上的变化。通常这些变化是可以通过修改代码
来实现的。
本教程由中国传媒大学 广播电视数字化工程中心 杜伟韬 整理维护，欢迎批评指正，如有问题请写电子邮件
至 duweitao AT cuc.edu.cn
3 想清楚想清楚 RTL 结构结构
目前成熟的EDA工具都是将RTL（寄存器传输级）层次的硬件描述语言转换为实际的电路。所谓RTL的含义就是D触
发器之间穿插着组合逻辑。对于组合逻辑，我们只需描述它输入和输出的关系表达式（用if－else和case语句）
不必深究到底用怎样的逻辑门来实现，而对于D触发器，则是一定要做到心中有数，就是哪些变量会生成D触发
器。
边沿捕获电路的RTL结构
EDA工具提取出的边沿捕获电路RTL结构
Verilog RTL代码新手上路教程 2012-12-7
剩余16页未读，继续阅读
资源评论
