基于FPGA的一种Camera Link高速图像传输系统设计

随着科学技术的不断进步，CMOS 图像传感器的帧频和分辨率在不断提高， 图像传输卡与成像系统之间的速度匹配问题显得越来越重要。Camera Link 接口是 一种高速传输图像数据的总线接口，它能够有效地解决图像传输卡与成像系统之 间图像高速传输的问题。由于受到显示器显示范围的限制，大图像不能在一个显 示器上完整的显示出来，本文正是基于 Camera Link 协议而设计了一种大图像的实 时传输系统。 本文提出了一种基于 FPGA 芯片的多显示器串联起来显示大图像的实时显示 系统方案，该方案利用 FPGA 作为主控制器，设计了用于大图像传输的硬件电路 和软件程序，其中主要包括用 DDR2 SDRAM芯片作为数据缓存单元，片上 SDRAM 作为乒乓缓存，进而将大图像数据平均分配为五路并通过 Camera Link 接口发送给 上位机进行显示。最后对系统进行了功能仿真和板级测试，仿真和测试结果表明， 该系统可以实现图像数据的高速传输。