Quartus_II_Warning.doc

Quartus II 编译时 Warning 原因及解决方法 Quartus II 是一种功能强大且广泛应用的 FPGA 设计工具，在编译时常会出现一些 Warning，影响设计的正确性和效率。下面我们将对常见的 Warning 原因及解决方法进行总结和分析。 1. Missing drive strength and slew rate 这是发生在输出引脚的情况，因为在 pin planner 工具里的引脚设定后，其 dirve strength（也就是 current strength）和 slew rate 都是默认的，只要在 current strength 和 slew rate 选项里选择其他选项而不是默认 default 选项，然后关闭 pin planner 工具，在 assignment editor 工具里就可以看见新增了 current strength 和 slew rate 这两个参数设置。 解决方法：在 pin planner 工具里选择其他选项而不是默认 default 选项，然后关闭 pin planner 工具，在 assignment editor 工具里可以看见新增了 current strength 和 slew rate 这两个参数设置。 2. Some pins have incomplete I/O assignments. 在编译完成后出现这个警告，但在编译信息的 fitter 的 I/O assignment warning 里没有明确的信息，只说：some pins have incomplete I/O assignments。检查了半天，发现由于没有对引进分配，所以只有这个信息，如果分配了引脚，就会出现：missing drive strength and slew rate 的警告，这就明白是什么问题了，见上一个警告《missing drive strength and slew rate》。 解决方法：检查引脚的分配情况，确保所有引脚都正确分配了。 3. Found clock-sensitive change during active clock edge at time <time> on register "<name>" 原因：vector source file 中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。 解决方法：编辑 vector source file，确保时钟敏感信号在时钟边缘不变化。 4. Verilog HDL assignment warning at <location>: truncated value with size <number> to match size of target (<number> 原因：在 HDL 设计中对目标的位数进行了设定,如：reg[4:0] a;而默认为 32 位,将位数裁定到合适的大小。 解决方法：如果结果正确，无须加以修正，如果不想看到这个警告，可以改变设定的位数。 5. All reachable assignments to data_out(10) assign '0', register removed by optimization 原因：经过综合器优化后，输出端口已经不起作用了。 解决方法：检查输出端口的分配情况，确保输出端口正确分配了。 6. Following 9 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results 原因：第 9 脚，空或接地或接上了电源。 解决方法：检查引脚的连接情况，确保引脚正确连接了。 7. Found pins functioning as undefined clocks and/or memory enables 原因：是你作为时钟的 PIN 没有约束信息。 解决方法：对相应的 PIN 做一下设定就行了，主要是指你的某些管脚在电路当中起到了时钟管脚的作用，比如 flip-flop 的 clk 管脚，而此管脚没有时钟约束。 8. Timing characteristics of device EPM570T144C5 are preliminary 原因：因为 MAXII 是比较新的元件在 QuartusII 中的时序并不是正式版的，要等 Service Pack。 解决方法：等待 Service Pack 的更新。 9. Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled 解决方法：将 setting 中的 timing Requirements&Optio 改为 enabled。 Quartus II 编译时的 Warning 是由于各种原因引起的，了解这些原因和解决方法对设计的正确性和效率非常重要。