stm32l4xx寄存器手册refrencemanual_stm32l4xx中文参考手册资源-CSDN文库

需积分: 31 109 浏览量 2015-03-17 10:25:23 上传评论 1 收藏 35.86MB PDF 举报

STM32L4xx系列微控制器是STMicroelectronics（意法半导体）推出的一系列基于ARM® Cortex®-M4内核的32位微控制器。这些微控制器通常具备高性能、低功耗的特点，适用于多种应用领域，比如可穿戴设备、医疗、工业控制、智能家居等。从提供的文件内容片段来看，该STM32L4x6先进ARM基于32位微控制器参考手册（RM0351）详细地介绍了STM32L4x6系列MCU的内存、外设、寄存器配置和使用方法。知识点概括： 1. 微控制器概述： STM32L4x6系列MCU是L4系列中的一员，该系列拥有多种不同的内存大小、封装形式和外设组合。文档中提到的信息针对的是应用程序开发者，意在提供关于如何使用STM32L4x6微控制器的完整信息。 2. ARM® Cortex®-M4内核信息：文档建议，关于ARM® Cortex®-M4内核的详细信息应参考Cortex®-M4技术参考手册。这是由ARM公司提供的技术文献，专门描述了Cortex®-M4内核的架构和功能。 3. 相关文档资源：文档列出了其他相关的文档，包括Cortex®-M4技术参考手册、STM32L476xx和STM32L486xx的简介以及STM32F3xx/F4xxx的编程手册(PM0214)。这些文档可以提供额外的技术细节和参考信息。 4. STM32L4x6的系统架构和内存组织：手册提供了有关STM32L4x6的系统架构的详细描述，包括了系统总线架构（I-bus，D-bus，S-bus，DMA-bus和Bus Matrix）、内存组织、内存映射和寄存器边界地址、位带概念等。这些信息对于理解MCU的硬件资源及其寻址方式至关重要。 5. 内存组件：手册介绍了内置SRAM和Flash内存。其中包括了SRAM的奇偶校验、写保护、读保护、擦除以及Flash内存的特性、功能描述、内存组织、纠错码(ECC)、读取访问延迟、实时内存加速器（ART Accelerator™）、程序和擦除操作等。 6. Flash内存的编程与擦除：重点介绍了Flash内存的主内存擦除序列、编程序列、读写同时（Read-while-write, RWW）功能。这些操作对于固件升级、数据存储等应用至关重要。 7. Flash选项字节：手册详细描述了Flash选项字节的概念以及如何进行编程。选项字节用于配置MCU的启动模式、看门狗计时器、复位和保护设置等。 8. 文档约定和缩略词：手册中可能会介绍文档中的约定以及寄存器相关的缩略词，帮助开发者更好地理解文档内容。 9. 寄存器和外设可用性：手册可能会包含对可用寄存器及其功能的详细列表，以及对MCU中集成的外设的可用性说明，这对于设计开发者来说，能有效地帮助他们决定如何利用这些资源。 10. STM32F3xx/F4xxx Cortex™-M4编程手册：手册中提到了STM32F3xx/F4xxx的Cortex™-M4编程手册(PM0214)，该手册可能提供了关于如何编程和利用STM32F3xx/F4xxx系列MCU的额外指导和信息。综合来看，STM32L4xx系列寄存器手册提供了硬件资源的详细描述，是开发人员深入理解微控制器架构、编程和有效使用这些资源的宝贵资料。开发者需要熟悉这些资料，以确保在开发过程中的设计满足性能和功能的需求。

资源推荐

资源详情

资源评论

5 February 2015 DocID024597 Rev 0.3 1/1722

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

RM0351

Reference manual

STM32L4x6 advanced ARM-based 32-bit MCUs

Introduction

This reference manual targets application developers. It provides complete information on

how to use the STM32L4x6 microcontroller memory and peripherals.

The STM32L4x6 is a family of microcontrollers with different memory sizes, packages and

peripherals.

For ordering information, mechanical and electrical device characteristics please refer to the

corresponding datasheets.

For information on the ARM

Cortex

-M4 core, please refer to the Cortex

-M4 Technic al

Reference Manual.

Related documents

• Cortex

-M4 Technical Reference Manual, available from: http://infocenter.arm.com

• STM32L476xx and STM32L486xx databriefs

• STM32F3xx/F4xxx Cortex™-M4 programming manual (PM0214)

www.st.com

Contents RM0351

2/1722 DocID024597 Rev 0.3

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

Contents

1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

1.1 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

1.2 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

1.3 Peripheral availability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

2 System and memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

2.1.1 S0: I-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

2.1.2 S1: D-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

2.1.3 S2: S-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.1.4 S3, S4: DMA-bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.1.5 BusMatrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

2.2 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

2.2.2 Memory map and register boundary addresses . . . . . . . . . . . . . . . . . . 68

2.2.3 Bit banding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

2.3 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

2.3.1 SRAM2 Parity check . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

2.3.2 SRAM2 Write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

2.3.3 SRAM2 Read protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

2.3.4 SRAM2 Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

2.4 Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

2.5 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

3 Embedded Flash memory (FLASH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.2 FLASH main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.3 FLASH functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.3.1 Flash memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

3.3.2 Error code correction (ECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

3.3.3 Read access latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

3.3.4 Adaptive real-time memory accelerator (ART Accelerator™) . . . . . . . . 83

3.3.5 Flash program and erase operations . . . . . . . . . . . . . . . . . . . . . . . . . . . 85

DocID024597 Rev 0.3 3/1722

RM0351 Contents

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

3.3.6 Flash main memory erase sequences . . . . . . . . . . . . . . . . . . . . . . . . . . 86

3.3.7 Flash main memory programming sequences . . . . . . . . . . . . . . . . . . . . 87

3.3.8 Read-while-write (RWW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

3.4 FLASH option bytes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

3.4.1 Option bytes description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

3.4.2 Option bytes programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

3.5 FLASH memory protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

3.5.1 Read protection (RDP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

3.5.2 Proprietary code readout protection (PCROP) . . . . . . . . . . . . . . . . . . 104

3.5.3 Write protection (WRP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

3.6 FLASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

3.7 FLASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

3.7.1 Flash access control register (FLASH_ACR) . . . . . . . . . . . . . . . . . . . 107

3.7.2 Flash Power-down key register (FLASH_PDKEYR) . . . . . . . . . . . . . . 108

3.7.3 Flash key register (FLASH_KEYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 108

3.7.4 Flash option key register (FLASH_OPTKEYR) . . . . . . . . . . . . . . . . . . 109

3.7.5 Flash status register (FLASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

3.7.6 Flash control register (FLASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

3.7.7 Flash ECC register (FLASH_ECCR) . . . . . . . . . . . . . . . . . . . . . . . . . . 113

3.7.8 Flash option register (FLASH_OPTR) . . . . . . . . . . . . . . . . . . . . . . . . . 114

3.7.9 Flash Bank 1 PCROP Start address register (FLASH_PCROP1SR) . 116

3.7.10 Flash Bank 1 PCROP End address register (FLASH_PCROP1ER) . . 117

3.7.11 Flash Bank 1 WRP area A address register (FLASH_WRP1AR) . . . . 118

3.7.12 Flash Bank 1 WRP area B address register (FLASH_WRP1BR) . . . . 119

3.7.13 Flash Bank 2 PCROP Start address register (FLASH_PCROP2SR) . 120

3.7.14 Flash Bank 2 PCROP End address register (FLASH_PCROP2ER) . . 121

3.7.15 Flash Bank 2 WRP area A address register (FLASH_WRP2AR) . . . . 122

3.7.16 Flash Bank 2 WRP area B address register (FLASH_WRP2BR) . . . . 123

3.7.17 FLASH register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124

4 Firewall (FW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.2 Firewall main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.3 Firewall functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.3.1 Firewall AMBA bus snoop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126

4.3.2 Functional requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127

Contents RM0351

4/1722 DocID024597 Rev 0.3

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

4.3.3 Firewall segments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

4.3.4 Segment accesses and properties . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

4.3.5 Firewall initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130

4.3.6 Firewall states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131

4.4 Firewall registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133

4.4.1 Code segment start address (FW_CSSA) . . . . . . . . . . . . . . . . . . . . . . 133

4.4.2 Code segment length (FW_CSL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134

4.4.3 Non-volatile data segment start address (FW_NVDSSA) . . . . . . . . . . 134

4.4.4 Non-volatile data segment length (FW_NVDSL) . . . . . . . . . . . . . . . . . 135

4.4.5 Volatile data segment start address (FW_VDSSA) . . . . . . . . . . . . . . . 135

4.4.6 Volatile data segment length (FW_VDSL) . . . . . . . . . . . . . . . . . . . . . . 136

4.4.7 Configuration register (FW_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136

4.4.8 Firewall register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138

5 Cyclic redundancy check calculation unit (CRC) . . . . . . . . . . . . . . . . 139

5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

5.2 CRC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139

5.3 CRC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

5.4 CRC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

5.4.1 Data register (CRC_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

5.4.2 Independent data register (CRC_IDR) . . . . . . . . . . . . . . . . . . . . . . . . 142

5.4.3 Control register (CRC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142

5.4.4 Initial CRC value (CRC_INIT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.4.5 CRC polynomial (CRC_POL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143

5.4.6 CRC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144

6 Power control (PWR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

6.1 Power supplies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145

6.1.1 Independent analog peripherals supply . . . . . . . . . . . . . . . . . . . . . . . . 146

6.1.2 Independent I/O supply rail . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147

6.1.3 Independent USB transceivers supply . . . . . . . . . . . . . . . . . . . . . . . . . 147

6.1.4 Independent LCD supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

6.1.5 Battery backup domain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148

6.1.6 Voltage regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149

6.1.7 Dynamic voltage scaling management . . . . . . . . . . . . . . . . . . . . . . . . 150

6.2 Power supply supervisor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

DocID024597 Rev 0.3 5/1722

RM0351 Contents

ST RESTRICTED – SUBJECT TO NON-DISCLOSURE AGREEMENT – DO NOT COPY

6.2.1 Power-on reset (POR) / power-down reset (PDR) / brown-out reset

(BOR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151

6.2.2 Programmable voltage detector (PVD) . . . . . . . . . . . . . . . . . . . . . . . . 151

6.2.3 Peripheral Voltage Monitoring (PVM) . . . . . . . . . . . . . . . . . . . . . . . . . 152

6.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

6.3.1 Run mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

6.3.2 Low-power run mode (LP run) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159

6.3.3 Low power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160

6.3.4 Sleep mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161

6.3.5 Low-power sleep mode (LP sleep) . . . . . . . . . . . . . . . . . . . . . . . . . . . 162

6.3.6 Stop 1 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163

6.3.7 Stop 2 mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165

6.3.8 Standby mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

6.3.9 Shutdown mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171

6.3.10 Auto-wakeup from low-power mode . . . . . . . . . . . . . . . . . . . . . . . . . . 172

6.4 PWR registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

6.4.1 Power control register 1 (PWR_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . 173

6.4.2 Power control register 2 (PWR_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . 175

6.4.3 Power control register 3 (PWR_CR3) . . . . . . . . . . . . . . . . . . . . . . . . . 177

6.4.4 Power control register 4 (PWR_CR4) . . . . . . . . . . . . . . . . . . . . . . . . . 179

6.4.5 Power status register 1 (PWR_SR1) . . . . . . . . . . . . . . . . . . . . . . . . . . 180

6.4.6 Power status register 2 (PWR_SR2) . . . . . . . . . . . . . . . . . . . . . . . . . . 181

6.4.7 Power status clear register (PWR_SCR) . . . . . . . . . . . . . . . . . . . . . . . 183

6.4.8 Power Port A pull-up control register (PWR_PUCRA) . . . . . . . . . . . . . 184

6.4.9 Power Port A pull-down control register (PWR_PDCRA) . . . . . . . . . . 185

6.4.10 Power Port B pull-up control register (PWR_PUCRB) . . . . . . . . . . . . . 186

6.4.11 Power Port B pull-down control register (PWR_PDCRB) . . . . . . . . . . 187

6.4.12 Power Port C pull-up control register (PWR_PUCRC) . . . . . . . . . . . . 188

6.4.13 Power Port C pull-down control register (PWR_PDCRC) . . . . . . . . . . 189

6.4.14 Power Port D pull-up control register (PWR_PUCRD) . . . . . . . . . . . . 190

6.4.15 Power Port D pull-down control register (PWR_PDCRD) . . . . . . . . . . 191

6.4.16 Power Port E pull-up control register (PWR_PUCRE) . . . . . . . . . . . . . 192

6.4.17 Power Port E pull-down control register (PWR_PDCRE) . . . . . . . . . . 193

6.4.18 Power Port F pull-up control register (PWR_PUCRF) . . . . . . . . . . . . . 194

6.4.19 Power Port F pull-down control register (PWR_PDCRF) . . . . . . . . . . 195

6.4.20 Power Port G pull-up control register (PWR_PUCRG) . . . . . . . . . . . . 196

6.4.21 Power Port G pull-down control register (PWR_PDCRG) . . . . . . . . . . 197

剩余1721页未读，继续阅读

评论收藏

内容反馈

dgejal

粉丝: 14
资源: 8

stm32l4xx 寄存器手册 refrence manual

最新资源

stm32l4xx 寄存器手册 refrence manual

STM32L4xxx参考手册.pdf

STM32L4参考手册.pdf

STM32L4寄存器手册

LL库使用手册 stm32L4xx 手册

STM32 L4+单片机参考手册（存储器和外设资料pdf-2068页）

STM32L4系列微处理器用户手册

STM32F427---STM32F429中文数据手册

stm32l4_reference manual.rar_STM32L4_STM32L476RG_stm32l4**

STM32F4xx中文参考手册

STM32L4xx单片机参考手册（寄存器）

stm32之寄存器

stm32编程参考手册

STM32中文参考手册

stm32 中文参考手册

stm32L431的寄存器手册（AN4312 Application note）

STM32F030参考手册cn.pdf

stm32f030_reference manual

Cortex-M3 Technical Reference Manual(英文原版)

ARM v8-m 架构参考手册

STM32L431参考手册.pdf

STM32L4R/S系列参考手册-中文

STM32L4xx寄存器手册+STM32L452数据手册.rar

STM32L4x1寄存器手册+STM32L471xx数据手册.rar

STM32F4xx Reference manual.pdf

STM32L4R5xxx and STM32L4Sxxx 参考手册（部分章节）中文版

STM32L4x1高级ARM_32位MCU单片机技术手册中文资料628页完整版

STM32L475参考手册.pdf

Stm32l4_reference manual

STM32L1系列和L4-数据手册和参考手册（英文）.zip

最新资源