下载 >  移动开发 >  Android > 基于Tomasulo算法的32位RISC带Cache的流水线CPU设计

基于Tomasulo算法的32位RISC带Cache的流水线CPU设计

2018-04-15 上传大小:3.42MB
分享
清华大学电子系微机原理课程设计题目。4人合作完成。\n包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。\nQuartus仿真实现了32位RISC微处理器,支持数据处理(包括乘除法),数据传送,子程序调用,中断及跳转。时序仿真主频可达70MHz。\n采用Tomasulo算法处理指令流水中的数据相关,并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。
综合评分:0
开通VIP 立即下载

评论共有0条

 
基于MIPS指令集的32位CPU设计与Verilog语言实现_流水线CPU 立即下载
积分/C币:5
基于FPGA的8位RISC CPU verilog设计 立即下载
积分/C币:3
Verilog HDL语言32位MIPS流水线CPU的设计 立即下载
积分/C币:5
CPU五级流水线verilog源代码 立即下载
积分/C币:5
带有缓存的流水线CPU设计 立即下载
积分/C币:3
Tomasulo算法与记分板算法 立即下载
积分/C币:3
基于logisim的五段流水线设计 立即下载
积分/C币:3
基于MIPS指令集的32位CPU设计与Verilog语言实现_单周期CPU 立即下载
积分/C币:5
五级流水线CPU完整设计(包括control hazard和data hazard处理) 立即下载
积分/C币:5
组原课设 5段流水线CPU 立即下载
积分/C币:3

热点文章

VIP会员动态

推荐下载

32位 mips流水线cpu设计
5C币 263下载
risc cpu设计
2C币 8下载
简化的risc cpu设计
3C币 4下载
带中断的流水线cpu
5C币 5下载
verilog流水线cpu设计
3C币 48下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于Tomasulo算法的32位RISC带Cache的流水线CPU设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
开通VIP
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: