OMAP-L138 Technical Reference Manual

This Technical Reference Manual (TRM) describes the System-on-Chip (SoC) and each peripheral in the device. 对OMAP-L138的ARM DSP系统及所有功能部件及外设有详细介绍，共计1804页。 ### OMAP-L138 Technical Reference Manual 知识点解析 #### 一、概述 OMAP-L138是一款由德州仪器（Texas Instruments）设计的高性能系统级芯片（SoC），结合了ARM处理器与DSP（数字信号处理器）的功能，旨在提供高度集成的解决方案，适用于多种嵌入式应用领域。该技术参考手册（TRM）详细介绍了OMAP-L138的体系结构及其外围设备，全书共1804页，提供了全面的技术指导。 #### 二、ARM子系统 ##### 2.1 引言 ARM子系统是OMAP-L138的一个关键组成部分，它基于ARM架构，支持多种操作模式和状态，能够高效地处理各种任务。 ##### 2.2 操作状态/模式 ARM处理器支持以下几种主要的操作状态： - **用户模式**：普通应用程序运行的模式。 - **管理模式**：操作系统内核通常运行在此模式下。 - **中断模式**：处理外部硬件中断时进入的模式。 - **快速中断模式**：用于处理高速中断，如硬件定时器等。 - **系统模式**：与用户模式相似，但具有更多权限。 - **未定义指令中止模式**：当处理器遇到未定义的指令时进入此模式。 - **预取中止模式**：当预取指令失败时进入。 - **数据中止模式**：处理数据访问错误时进入。 ##### 2.3 处理器状态寄存器 ARM处理器状态寄存器（如CPSR和SPSR）用于存储当前处理器的状态信息，包括条件码标志、中断禁止标志和其他控制位等。 ##### 2.4 异常与异常向量 ARM处理器支持多种异常类型，每种异常都有一个对应的异常向量地址。当发生异常时，处理器会跳转到相应的异常向量地址执行处理程序。 ##### 2.5 16-BIS/32-BIS概念 OMAP-L138支持16-BIS（32位指令集的16位编码版本）和32-BIS两种指令集，旨在提高代码密度同时保持兼容性。 ##### 2.6 16-BIS/32-BIS优势 采用16-BIS/32-BIS可以显著减小程序代码的大小，有利于减少内存占用并提高执行效率。 ##### 2.7 共处理器15（CP15） CP15是ARM处理器中的一个特殊共处理器，用于访问系统控制寄存器，包括内存管理单元（MMU）、缓存和写缓冲区等。 - **2.7.1 地址在ARM926EJ-S系统中** 在ARM926EJ-S系统中，CP15通过特定的地址空间来访问。 - **2.7.2 内存管理单元（MMU）** MMU负责将虚拟地址转换为物理地址，并支持多级页表，实现内存保护等功能。 - **2.7.3 缓存和写缓冲区** 缓存提高了数据访问速度，而写缓冲区则用于暂存写操作，以优化性能。 #### 三、DSP子系统 ##### 3.1 引言 DSP子系统采用了德州仪器的TMS320C674x系列处理器，专门用于处理复杂的数字信号处理任务。 ##### 3.2 TMS320C674x Mega模块 TMS320C674x Mega模块是DSP子系统的中心，它包含了多个内部控制器和外设。 - **3.2.1 内存控制器** 内部内存控制器负责管理DSP的内部存储资源。 - **3.2.2 内部外设** 包括DMA控制器、中断控制器等，这些组件共同支持DSP的高效运行。 ##### 3.3 内存映射 - **3.3.1 DSP内部内存** 描述了DSP内部内存的组织方式和特性。 - **3.3.2 外部内存** 讨论了如何通过接口访问外部存储器资源。 ##### 3.4 高级事件触发（AET） AET是一种机制，允许DSP根据特定条件触发事件或中断，从而实现更灵活的编程。 #### 四、系统互联 ##### 4.1 引言 系统互联部分详细描述了ARM子系统和DSP子系统之间的通信机制。 ##### 4.2 系统互联块图 提供了系统级的连接视图，帮助理解不同组件之间的相互作用。 #### 五、系统内存 ##### 5.1 引言 内存管理是OMAP-L138的重要方面，包括ARM和DSP内存的组织和配置。 ##### 5.2 ARM内存 描述了ARM子系统使用的内存资源及其特点。 ##### 5.3 DSP内存 概述了DSP子系统的内存架构及其组织方式。 ##### 5.4 共享RAM内存 介绍了ARM和DSP之间共享的内存资源，以及如何协调它们的访问。 ##### 5.5 外部内存 讨论了如何通过外部接口扩展内存容量。 ##### 5.6 内部外设 列举了OMAP-L138中包含的各种内部外设。 ##### 5.7 外设 概述了OMAP-L138支持的外部设备，如串行接口、I2C总线等。 #### 六、内存保护单元（MPU） ##### 6.1 引言 MPU是一个重要的安全特性，用于保护内存免受非法访问。 - **6.1.1 MPU的目的** 提供了一种机制，确保只有授权的代码和数据才能访问特定的内存区域。 - **6.1.2 特性** 列举了MPU的主要功能和优点。 - **6.1.3 块图** 展示了MPU的结构和组件。 - **6.1.4 MPU默认配置** 描述了启动时MPU的初始设置。 ##### 6.2 架构 - **6.2.1 特权级别** MPU支持不同的特权级别，以区分不同类型的访问请求。 - **6.2.2 内存保护范围** 定义了MPU如何划分内存区域并分配访问权限。 - **6.2.3 权限结构** 详细说明了如何配置内存保护范围的访问规则。 - **6.2.4 保护检查** 描述了MPU如何执行访问权限检查的过程。 - **6.2.5 DSP L1/L2缓存控制器访问** 讨论了如何控制DSP缓存控制器对内存的访问。 - **6.2.6 MPU寄存器保护** 介绍如何保护MPU寄存器不受非法修改。 - **6.2.7 无效访问和异常** 解释了当尝试进行未经授权的访问时，MPU如何处理的情况。 - **6.2.8 重置考虑** 讨论了MPU在系统重置期间的行为。 - **6.2.9 中断支持** 描述了MPU如何支持中断处理过程中的内存保护。 - **6.2.10 仿真考虑** 讨论了在进行系统仿真时需要注意的问题。 ##### 6.3 MPU寄存器 详细列出了MPU中的各个寄存器及其用途，包括但不限于： - **6.3.1 修订识别寄存器（REVID）** 存储MPU硬件版本信息。 - **6.3.2 配置寄存器（CONFIG）** 用于配置MPU的工作模式。 - **6.3.3 中断原始状态/设置寄存器（IRAWSTAT）** 记录了MPU产生的中断状态。 - **6.3.4 中断使能状态/清除寄存器（IENSTAT）** 控制中断的使能和清除。 以上内容仅为OMAP-L138 Technical Reference Manual的部分摘要，手册中还包含了更深入的技术细节和技术规范。对于开发者来说，深入研究这份手册是非常必要的，以便更好地理解和利用OMAP-L138的强大功能。