最全的硬件工程师面试试题资源-CSDN文库

共3个文件

htm：1个

txt：1个

pdf：1个

5星 · 超过95%的资源需积分: 14 144 浏览量 2012-04-11 11:02:08 上传评论收藏 1.92MB ZIP 举报

资源推荐

资源详情

资源评论

收起资源包目录

最全的硬件工程师笔试试题集.zip （3个子文件）

最全的硬件工程师笔试试题集

资料说明.txt 1KB

Readme-说明.htm 780B

最全的硬件工程师笔试试题集.pdf 2.09MB

http://blog.ednchina.com/gujunyi6688

硬件面试题之一

1、下面是一些基本的数字电路知识问题，请简要回答之。

(1) 什么是 Setup 和 Hold 时间？

答：Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。

建立时间(Setup Time)是指触发器的时钟信号上升沿到来以前，数据能够保持稳

定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片，

这个 T 就是建立时间通常所说的 Setup Time。如不满足 Setup Time，这个数据就

不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入

触发器。保持时间(Hold Time)是指触发器的时钟信号上升沿到来以后，数据保

持稳定不变的时间。如果 Hold Time 不够，数据同样不能被打入触发器。

(2) 什么是竞争与冒险现象？怎样判断？如何消除？

答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产

生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞

争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔

式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消

去项，二是在芯片外部加电容。

(3) 请画出用 D 触发器实现 2 倍分频的逻辑电路？

答：把 D 触发器的输出端加非门接到 D 端即可，如下图所示：

(4) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上，要

用 OC 门来实现(漏极或者集电极开路)，为了防止因灌电流过大而烧坏 OC 门，

应在 OC 门输出端接一上拉电阻(线或则是下拉电阻)。

(5) 什么是同步逻辑和异步逻辑？同步电路与异步电路有何区别？

答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固

定的因果关系。

电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使

其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的

“开始”和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜问题、

低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。

(6) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图(数据接

http://blog.ednchina.com/gujunyi6688

口、控制接口、锁存器/缓冲器)。

答：典型输入设备与微机接口的逻辑示意图如下：

(7) 你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？

答：常用的电平标准，低速的有 RS232、RS485、RS422、TTL、CMOS、

LVTTL、LVCMOS、ECL、ECL、LVPECL 等，高速的有 LVDS、GTL、PGTL、

CML、HSTL、SSTL 等。

一般说来，CMOS 电平比 TTL 电平有着更高的噪声容限。如果不考虑速度

和性能，一般 TTL 与 CMOS 器件可以互换。但是需要注意有时候负载效应可能

引起电路工作不正常，因为有些 TTL 电路需要下一级的输入阻抗作为负载才能

正常工作。

2、可编程逻辑器件在现代电子设计中越来越重要，请问：

(1) 你所知道的可编程逻辑器件有哪些？

答：ROM(只读存储器)、PLA(可编程逻辑阵列)、FPLA(现场可编程逻辑阵列)、

PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)，EPLD(可擦除的可编程逻辑器件)、

FPGA(现场可编程门阵列)、CPLD(复杂可编程逻辑器件)等，其中 ROM、FPLA、

PAL、GAL、EPLD 是出现较早的可编程逻辑器件，而 FPGA 和 CPLD 是当今最

流行的两类可编程逻辑器件。FPGA 是基于查找表结构的，而 CPLD 是基于乘积

项结构的。

(2) 试用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑。

答：由于涉及硬件描述语言，本人对这方面一窍不通，很抱歉不能给出参考

答案，希望高手跟帖！

3、设想你将设计完成一个电子电路方案，请简述用 EDA 软件(如 PROTEL)进行

设计(包括原理图和 PCB 图)到调试出样机的整个过程。在各环节应注意哪些问

题？

答：完成一个电子电路设计方案的整个过程大致可分为以下几个步骤：(1) 原

理图设计；(2) PCB 设计；(3) 投板；(4) 元器件焊接；(5) 模块化调试；(6) 整

机调试。各环节注意问题如下：

(1) 原理图设计阶段

http://blog.ednchina.com/gujunyi6688

 注意适当加入旁路电容与去耦电容；

 注意适当加入测试点和 0 欧电阻以方便调试时测试用；

 注意适当加入 0 欧电阻、电感和磁珠以实现抗干扰和阻抗匹配；

(2) PCB 设计阶段

 自己设计的元器件封装要特别注意以防止板打出来后元器件无法焊接；

 FM 部分走线要尽量短而粗，电源和地线也要尽可能粗；

 旁路电容、晶振要尽量靠近芯片对应管脚；

 注意美观与使用方便；

(3) 投板

 说明自己需要的工艺以及对制板的要求；

(4) 元器件焊接

 防止出现芯片焊错位置，管脚不对应；

 防止出现虚焊、漏焊、搭焊等；

(5) 模块化调试

 先调试电源模块，然后调试控制模块，然后再调试其它模块；

 上电时动作要迅速，发现不会出现短路时在彻底接通电源；

 调试一个模块时适当隔离其它模块；

 各模块的技术指标一定要大于客户的要求；

(6) 整机调试

 由于整机调试时仍然会出现很多问题，而且这些问题往往更难解决，如

提高灵敏度等，这时一定不要手忙脚乱，要多向高手请教！

硬件面试题之二

1、基尔霍夫定理的内容是什么？

答：(精简版)基尔霍夫定律包括电流定律和电压定律。电流定律：在集总电

路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零；电

压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于

零。

(详细版)在集总参数电路中，电流、电压要受到两种约束，因为电路元件之

间的互连必然迫使诸元件中的电流之间和诸元件上的电压之间有联系或者说约

束，体现这种约束的是基尔霍夫定律。

(1) 基尔霍夫第一定律

第一定律又称基尔霍夫电流定律，简记为 KCL，是电流的连续性在集总参数

电路上的体现，其物理背景是电荷守恒公理。

KCL 的第一种陈述：对于任一集总电路中的任一节点，在任一时刻，流出(或

http://blog.ednchina.com/gujunyi6688

流进)该节点的所有支路电流的代数和为零。

KCL 的第二种陈述：对于任一集总电路中的任一闭合面，在任一时刻，通过

该闭合面的所有支路电流的代数和等于零。

(2) 基尔霍夫第二定律

第二定律又称基尔霍夫电压定律，简记为 KVL，是电场为位场时电位的单值

性在集总参数电路上的体现，其物理背景是能量守恒公理。

KVL 可表述为对于任一集总电路中的任一回路，在任一时刻，沿着该回路的

所有支路电压降的代数和为零。

2、描述反馈电路的概念，列举它们的应用。

答：反馈，就是在电子系统中，把输出回路中的电量部分输入到输入回路中

去。

反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流

并联负反馈。

负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善

放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。

电压负反馈的特点：电路的输出电压趋向于维持恒定。

电流负反馈的特点：电路的输出电流趋向于维持恒定。

3、有源滤波器和无源滤波器的区别。

答：无源滤波器：这种电路主要有无源元件 R、L 和 C 组成；有源滤波器：

集成运放和 R、C 组成，具有不用电感、体积小、重量轻等优点。

集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电

路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源

滤波电路的工作频率难以做得很高。

4、名词解释：SRAM、SSRAM、SDRAM

答：SRAM：静态 RAM；DRAM：动态 RAM；SSRAM：Synchronous Static

Random Access Memory 同步静态随机访问存储器，它的一种类型是 SRAM。

SSRAM 的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信

号均与时钟信号相关。这一点与异步 SRAM 不同，异步 SRAM 的访问独立于时

钟，数据输入和输出都由地址的变化控制。

SDRAM：Synchronous DRAM 同步动态随机存储器。

5、FPGA 和 ASIC 的概念，它们的区别。

答：FPGA 是可编程 ASIC。

ASIC：专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制

造的。根据一个用户的特定要求，能以低研制成本，短交货周期供货的全定制，

http://blog.ednchina.com/gujunyi6688

半定制集成电路。与门阵列等其它 ASIC(Application Specific IC)相比，它们又具

有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量

稳定以及可实时在线检验等优点。

6、什么叫做 OTP 片、掩膜片，两者的区别何在？

答：OTP 意思是 one time program，一次性编；MTP 意思是 multi time

program，多次性编程；MCU 按其存储器类型可分为 MASK(掩模)ROM、OTP(一

次性可编程)ROM、Flash ROM 等类型。Mask ROM 的 MCU 价格便宜，但程序

在出厂时已经固化，适合程序固定不变的应用场合；Flash ROM 的 MCU 程序可

以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发

用途；OTP ROM 的 MCU 价格介于前两者之间，同时又拥有一次性可编程能力，

适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要

迅速量产的电子产品。

7、单片机上电后没有运转，首先要检查什么？

答：首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之

间的电压，看是否是电源电压，例如常用的 5V。接下来就是检查复位引脚电压

是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。然后

再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波

器探头的“X10”档。另一个办法是测量复位状态下的 IO 口电平，按住复位键

不放，然后测量 IO 口(没接外部上拉的 P0 口除外)的电压，看是否是高电平，如

果不是高电平，则多半是因为晶振没有起振。

另外还要注意的地方是，如果使用片内 ROM 的话(大部分情况下如此，现在

已经很少有用外部扩 ROM 的了)，一定要将 EA 引脚拉高，否则会出现程序乱跑

的情况。有时用仿真器可以，而烧入片子不行，往往是因为 EA 引脚没拉高的缘

故(当然，晶振没起振也是原因只一)。经过上面几点的检查，一般即可排除故障

了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引

脚跟地引脚之间接上一个 0.1uF的电容会有所改善。如果电源没有滤波电容的话，

则需要再接一个更大滤波电容，例如 220uF 的。遇到系统不稳定时，就可以并上

电容试试(越靠近芯片越好)。

8、平板电容器的公式。

答：平板电容器的电容公式如下：







式中



为介电常数，k 为静电力常量，S 为上下金属板的正对面积，d 为上下金属

板之间的距离。

、最基本的三极管曲线特性。

评论收藏

内容反馈

bora_bora

2013-12-17

内容非常多，各方面都涉及到，不错

chenxujiaoyang

粉丝: 0
资源: 5

最全的硬件工程师面试试题

史上最全面的硬件工程师笔试题

硬件工程师经典笔试题集锦

硬件工程师笔试面试题及答案

嵌入式软件工程师笔试题(含答案)

嵌入式硬件工程师招聘笔试题及答案.docx

软件测试笔试题以及答案

硬件工程师面试试题硬件工程师面试试题

硬件工程师面试试题及答案.pdf

硬件工程师面试题集(含答案)

硬件工程师面试试题

硬件工程师面试题集(含答案-很全)

硬件工程师面试题集(含答案).pdf

硬件工程师面试笔试资料电子工程师试题硬件方向笔试试题资料合集.zip

硬件工程师面试常用试题

硬件工程师面试试题及答案

硬件工程师面试试题大全

硬件工程师面试试题及答案.rar

硬件工程师面试题（非常经典，非常全面）

硬件工程师面试试题集

硬件工程师面试试题_IC设计基础.pdf

硬件工程师面试笔试试题

硬件工程师面试试题集.rar

硬件工程师面试题集

解决win7win8win10装4.8-3.5的.Net framework3.5安装失败问题 附带安装文档

谷歌浏览器axure扩展程序

时序图画图工具-TimeGen3.2安装包

大唐杯习题合集-历年真题模拟题

百度、高德、腾讯、天地图、谷歌、必应、MapBox等地图金字塔切图工具 MapCutter 3.11.2

zotero-pdf-translate-1.0.24（2023年7月10日）

最新资源

解决win7win8win10装4.8-3.5的.Net framework3.5安装失败问题附带安装文档