没有合适的资源?快使用搜索试试~ 我知道了~
温馨提示
module MQAM (MQAM_Clk,MQAM_Reset,MQAM_Input,MQAM_Output,MQAM_Opten,cache); input MQAM_Clk; input MQAM_Reset; input MQAM_Input; output MQAM_Output,MQAM_Opten; output [3:0] cache; reg [15:0] MQAM_Output; reg [3:0] cache; reg MQAM_Opten; integer cnt=0; integer cki=0; integer ckm=0;
资源推荐
资源详情
资源评论
收起资源包目录
基于FPGA的16QAM调制解调设计,以及仿真实现.zip (1个子文件)
Verilog.doc 47KB
共 1 条
- 1
fpga和matlab
- 粉丝: 15w+
- 资源: 2548
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
- 3
前往页