但是,CMOS 元件因為上述先進的製程技術以及縮得更小的元件尺寸,使得次微米
CMOS 積體電路對靜電放電(Electrostatic Discharge ESD)的防護能力下降很多。但外界環境中
所產生的靜電並未減少,故 CMOS 積體電路因 ESD 而損傷的情形更形嚴重。舉例來說,當
一常用的輸出緩衝級(output buffer)元件的通道寬度(channel width)固定在 300 微米(µm),用 2
微米傳統技術製造的NMOS 元件可耐壓超過3 千伏特(人體放電模式);用 1 微米製程加上LDD
技術來製造的元件,其 ESD 耐壓度不到 2 千伏特;用 1 微米製程加上 LDD 及 Silicide 技
術來製造的元件,其 ESD 耐壓度僅約 1 千伏特左右而已。由此可知,就算元件的尺寸大小
不變,因製程的先進,元件的 ESD 防護能力亦大幅地滑落;就算把元件的尺寸加大,其 ESD
耐壓度不見得成正比地被提昇,元件尺寸增大相對地所佔的佈局面積也被增大,整個晶片大
小也會被增大,其對靜電放電的承受能力卻反而嚴重地下降,許多深次微米 CMOS 積體電
路產品都面臨了這個棘手的問題。但是,CMOS 積體電路對靜電放電防護能力的規格確沒有
變化,積體電路產品的 ESD 規格如表 1-2 所示。
表 1-2 積體電路產品的 ESD 規格
人體放電模式
(Human-Bod
Model)
機器放電模式
(Machine
Model)
元件充電模式
(Charged-Device
Model)
Okey
2000V 200V 1000V
Safe
4000V 400V 1500V
Super
10000V 1000V 2000V
因此,在這個網站裡,我們將教導您有關積體電路的 ESD 知識,並介紹積體電路的 ESD
規格標準以及積體電路產品的 ESD 測試方法;再來,我們將教導您有關積體電路的各種 ESD
防護設計,其相關技術含括製程 (Process)、元件(Device)、電路 (Circuits) 、系統 (Systems) 、
以及測量(Measurement) 。這些相關技術的介紹及設計實例的說明,必能協助您解決貴公司積
體電路產品所遭遇到的 ESD 問題。
评论0
最新资源