SoC系统功耗评估方法.pdf

所需积分/C币:50 2019-11-08 23:17:36 1.47MB PDF
收藏 收藏 1
举报

随着 SoC 系统电路集成度越来越高,单位面积集成的门电路规模越来越大,终端设备、 移动设备需求量不断递增,对芯片整体性能的要求已经由原来的面积和速度的权衡变成了面积、 时序、功耗的综合考虑,且功耗所占的比重越来越大。因此,主要介绍在芯片研制过程中,在方 案设计阶段、RTL代码设计阶段以及流片前签核阶段对功耗的评估计算方法,并根据芯片设计经验, 阐述在不同阶段功耗评估可以达到的准确度和评估的主要目标。该功耗评估方法已成功应用于某 款超低功耗安全专用芯片的研制,并且芯片的功耗完全满足预期指标要求。
第51卷 杨瑞瑞,唐伟文:SoC系统功耗评估方法 第9期 其中k表示电路工作时的翻转,即由于翻耗芯片方案阶段所使用的工艺、电路规模、以及工 转产生短路功耗门电路的比例,根据经验,值为作频率的合理性,为后期设计打下基础。 1/20N表示电路的等效门数f表示电路的工作频率; mmMn表示工艺库中最小二输人与#门NAND23RTL代码阶段功耗评估方法 的短路功耗,可以通过查工艺库获得;k表示翻转 功耗与短路功耗比,根据经验,值为(08~1) 代码阶段的功耗评估,是在RTL代码设计完 PkoM表示工艺库中最小二输入与非门NAND2成后,对应用场景下功耗消耗的评估,准确率比方 的漏电功耗,可以通过查工艺库获得。 案阶段高。如果在本阶段评估数据与指标存在非常 以SMC55nmLL工艺为例,门电路约90万逻辑门, 大差距,可以及时更改设计,造成较小的迭代。 工作频率为50MHz。查询工艺库中NAND2的短路功 使用的评估⊥具是 Spyglass在 Spyglass具 耗为0002825pW,漏电功耗为239pW,代人公 中对代码进行综合,工其将RTL代码综合成门电路 式得到内核工作时的功耗值: 网表,然后读入应用场景激励下生成的VCD或者 FSDB波形,对门电路进行反标,获得门电路在应 0.05×9×05×50×10°×0.002825×10-12+ 用场景下的翻转率,读入工艺库进行计算,得到功 0.8×0.05×9×103×50×10×0.002825×10 耗消耗值。 23.39×10-2×9×103= 使用 Spyglass进行功耗评估的基本语法为 6.35×0-3+5.08×10-3+2.1×105 伴读入RTL代码* 1143 -verilog top.v (4) 产运行规则为功耗评估 查询工艺库中使用管脚库的短路功耗表,结合 ower cst 工作频率,评估芯片管脚PAD的工作功耗 读入使用的工艺库* +p shortcircuit -sglib / sglib/sdtcell sglib k, NP +h, NCr/+ NP 读入约束文件 shortcircUIt p leakage pad sgc /top sgc 其中k表示PAD工作时的翻转率,根据经验 咪工程建立目录* 值为1/20;N表示工作PAD的个数;f表示PAD工 weir. /report 作的时钟频率, shorteircu表示工艺库中PAD工作 指定顶层,允许 System Verilog语法*/ 时产生的短路功耗,可以通过查工艺库获得:C为 -top top 等效电容,根据经验,值为20pF;为PAD工作 -enables 电压,一般为33V/2.5V;Pepa为PAD的漏电 top sadc脚本如下: 功耗,可以通过查工艺库获得。 current design top 以SMC5nm工艺为例,4个PR8的管脚工作 读入综合约束胞本* L作频率为50MHz。查询L艺库中PB8的短路功耗 sdcschema-file topsdc 为9932pw,漏电功耗是0.01249W,代入公 读入用于功耗评估的,某个应用场景的波形 式计算得到管脚PAD工作时的功耗值: 文件* activity_ data-format vcd-file pwr_est. vcd- 0.05×4×50×105×9932×10-12+ startime 200ons-endtime 400ons 0.05×4×20×10×3.3×3.3×50×100+ 设定时钟周期* 0.01249×100×4 (6) clock-name top clk-period 20-domain 1 0.993×103+2.178×103+50×108 设定系统复位* 3.171mW reset-name top rst n-value l 最后,通过査询数据手册,获得模拟IP工作 时的功耗值,将三部分相加,获得总的Po功耗值 本阶段的功耗评估值准确率约为70%。如果评 本阶段的功耗评估通过公式计算以及引入一些经验 佔结果能够满足指标要求,设计进入下一步后端布 局布线生成物理GDS版图。 值,方法简单,准确率较低,主要目的是确认低功 2269 www.txjszz.com 通信技术 2018年 4签核阶段功耗评估方法 表1测试环境电压和温度 序号 环境电压 环境温度/°C 签核阶段功耗评估是最接近真实功耗消耗的数 正常工作电压(1.2V) 据,因为此时的门电路核线延时均是物理实际电路, 正常工作电压×(1+10% 125 得到的评佔值也是最准确的。本阶段功耗评佔数据 准确率可达85%~90% 2345 正常⊥作电压×(1-1%) 正常工作电压×(1+10% 正常工作电压×(1-10%) 本阶段釆用PTPX工具进行功耗分析,方法是 将完成后端布局布线、时序收敛后的版图提取出后 仿网表和反标SDF文件,应用后仿环境产生不同应5结语 用场景激励下的VCD或者FSDB波形。在PTPX工 在低功耗S0C芯片设计过程中,通过以上三个 具中读入已产生的波形,对物理门电路进行映射,阶段的功耗评估,不仅可以保证超低功耗芯片设计 获得门电路在应用场景下的真实翻转率,读入工艺的成功,而且能够保让芯片设计流程的顺畅,无需 库进行计算,得到功耗消耗值。 巨大的芯片设计迭代,保障了芯片流片的成功。 下面以SMC55mLL工艺为例,介绍使用 PTPX工其评估典型环境下功耗消耗的基本语法" 参考文献 设定功耗分析模式* 刘雷波,夏宇闻.低功耗验证方法学M北京:北京 set power enable_ analysis true 航空航天出版社,2012:50 设定半均功耗分析模式*/ LIU Lei-bo.XIA Yu-wen.Low Power verification set power_analysis_mode averaged Methodology[m]. Bcijing: Bcijing Acrospacc 设定功耗分析工艺库为SMC55 nmLL typical ress,2012:50 库 12]蒋文栋,路勇.数字集成电路低功耗优化设计研 set target_library llist isfg_ehs_generic_cor 究C,北京:北京交通大学,2008:17 ttlp2v25c.pgdb」 xushu JIANG Wen-dong, LU Yong. Research on Low Power set link_library &a) Optimization Design of Digital Intcgrated Circuits[C] append link library Target library Beijing: Master's Degree Thesis of Beijing Jiaoton 读人后端网表 Universitv. 2008:17 read verilog soc top gy 3 Innopower Technology Corporation. SMIC 55nm Logic current_design soc_top LL flash Syt Process 12-tracks generic Core cell 序设定功耗分析工艺参数/ Library[DB/OL(2014-06-012018-04-17]htp:/w sct_opcrating_conditions-analysis_type on_chip er-tech. com/eserviceiiweb/aipDownload do variation-library isf&l_ehs_ generic- core_ttlp2v25c [4 Spy Glass Power. The Complete Solution for Power TCCOM Optimization at RTL [DB/OL].(2015-07-01)12018-04 读入用于功耗评估的,某个应用场景的波形 17.https://www.synopsys.com/verification/static-and- 文件 formal-verification/spyglass/spyglass-power html [5 Synopsys Prime Powcr Manual [DB/OL]. (2012-12 read Isdb-strip path wave fsdb 01)2018-04-17.https://www.synopsys.com/software update powcr integrity. html 输出功耗计算结果* report power-verbose>power macro. rpt 作者简介: report_power-hierarchy-verbose>power. rpt 通过读人不同环境参数的工艺库,可以计算出 杨瑞瑞(1983—),女,硕士,工程 师,主要研究方向为安仝低功耗芯片设计 不同环境下的功耗结果,如表1所示。 唐伟文(1985—),男,硕土,工程 经过工具计算不同测试环境下的功耗值,若达 师,主要研究方向为安全低功耗芯片后端 到预期目标,可以进行芯片流片 设计。 2270 知网查重限时7折最高可优惠120元「立即检调 本科定稿,硕博定稿,查重结果与学校一致 免费论文杳重:htt:/www.paperyy.com 3亿免费文献下载:htp:/www.ixueshu.com 超值论文自动降重:htp:/www.paperyy.com/reduce_repetition PPT免费模版下载:htp:/ppt.ixueshu.com 阅读此文的还阅读了: 1.OC芯片低功耗设计 2.武器系统效能评估方法浅析 3.SoC低功耗应用技术研究 4.投资项目评估中的系统方法 5.50C门级功耗分析方法 6.基于DSP和EKF算法的动力电池SOC评估系统 7.SoC测试中数据压缩与降低功耗方法研究 8.5oC系统功耗管理的研究和开发 9.SoC低功耗设计一波控SoC的时钟管理设计 10.一种8-b单CpU的So多功能评估系统及方法 11.SoC—一从低功耗到可靠性加固设计 12.关于手机SOC发热和功耗问题的分析 13片上系统(soc)的低功耗设计技术概述 14.实时系统温度功耗管理的优化方法研究 15.减小SoC系统测试功耗的方法 16.低功耗 GPON SOC解决方案 17.深亚微米SoC芯片的低功耗物理设计 18. OPENRISC SOC低功耗物理设计及验证究 19.武器系统效能评估方法浅析 20.50C设计中的低功耗技术 21.一种极低功耗SoC待机模式的优化方法 22.SoC系统验证方法研究 23.SoC测试中的低功耗与数据压缩方法研究 24.一种降低电器控制系统功耗的方法 25.指挥信息系统效能评佔方法 26.复杂SoC设计的关键在于降低系统功耗 27.SOC低功耗设计方法研究 8.一种基于SoC的低功耗设计 29.S0C系统功耗评估方法 30.低功耗方法在SC芯片设计中的应用 31.浅析信息系统安全评估方法 32.通用SOC系统的低功耗设计方法 33.基于SoC低功耗 Pipeline ADO的设计 34.基于Soc的低功耗无线温湿度采集系统 35.信息系统的安全评估方法 6.SoC系统超低功耗设计方法 37.系统效能评估方法研究 38.50C技术及系统级低功耗设计 39.议M3解码S0C中的低功耗设计 40.SoC物理设计低功耗方法研究 41.面向存储系统的低功耗SoC设计 42.50C系统超低功耗设计方法 43.用微型封装尺寸低功耗蓝牙So 44.基于时钟树功耗预提取的SC功耗估计方法 45.MP3解码S0C中的低功耗没计 46.浅谈SOC的低功耗设计 47.SOC设计中的低功耗技术 48.支持蓝牙5的低功耗SoC 49.低功耗SoC没计关键技术研究 50.50C系统的低功耗设计

...展开详情
试读 6P SoC系统功耗评估方法.pdf
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐
    SoC系统功耗评估方法.pdf 50积分/C币 立即下载
    1/6
    SoC系统功耗评估方法.pdf第1页
    SoC系统功耗评估方法.pdf第2页

    试读已结束,剩余4页未读...

    50积分/C币 立即下载 >