### Allegro V16.2 新功能介绍
#### 一、引言
Allegro V16.2作为Cadence公司旗下的PCB设计软件的重要版本更新，针对当前电子产品的微型化趋势进行了诸多优化与增强。其中，对于高密度互连（HDI）的设计流程进行了改进，并加强了约束管理器（Constraint Manager）的功能。以下将详细介绍Allegro V16.2中引入的关键新功能及其应用。
#### 二、新增功能详解
##### 1. Constraint-driven HDI Design Flow - 微孔对象 (MicroVia Object)
- **Padstack Designer中新增的Microvia分类**：为了满足HDI制造工艺的要求，Allegro V16.2在Padstack Designer中添加了Microvia这一新的分类选项，使得用户可以在设计微孔时更加便捷地与约束管理器进行交互。
- **支持额外的HDI钻孔类型**：除了传统的微孔之外，该版本还支持更多类型的HDI钻孔，进一步提高了设计灵活性。
##### 2. SameNet Spacing System 的重构
- **全新的SameNet Spacing Check System**：在Allegro V16.2中，SameNet间距检查系统得到了全面升级。不仅整合了物理规则（Physical）和间距规则（Spacing），还将SameNet规则集成到了约束管理器的工作表中。
- **SameNet规则设定**：可以设定不同网络间（Net-to-Net）以及同一网络内部（SameNet）的间距规则，如Pin to Via之间的间距为6mil，而在SameNet的情况下则为3mil。此外，还可以设置微孔（uVia）之间的间距为0mil。
- **错误显示**：对于SameNet DRC检查中发现的问题，将以小写字母的形式进行标注，便于区分和定位问题。
##### 3. SameNet DRC - HDI 规则的基础
- **新增SameNet Spacing工作表**：约束管理器中新增了SameNet Spacing的工作表，方便用户进行间距规则的设定。
- **微孔与其他电气物体间的间距设定**：支持微孔与其他具有电气特性的物体（如盲埋孔BBVia、通孔ThruVia等）之间的间距设定。
- **属性设定中的SameNet规则**：在属性设置中也加入了SameNet规则的支持，可以在模式选项中选择进行SameNet检查。
##### 4. Via-in-Pad DRC
- **Analysis Modes中增加VIP规则检查**：在分析模式中增加了VIP（Via in Pad）规则检查功能，确保过孔放置符合设计要求。
- **Via at SMD Pin - Fit On**：当设置为Fit On时，VIP只能在SMD Pad范围内活动，即过孔边到Pad边的距离必须小于等于SMD Pin的范围。
- **Via at SMD Pin - Fit Off**：当设置为Fit Off时，VIP可以超出SMD Pin的范围，但过孔中心不得超过Pad边缘。
- **Symbols和Pins的属性设置**：可以直接通过编辑属性的方式设置Via_At_Smt_Fit属性，提高设计效率。
#### 三、EtchEdit 应用程序
##### 1. AddVia使用模型改进 (XL)
- **新增AddVia对话框**：通过新增的AddVia对话框，可以轻松实现在不同层面之间转换过孔的位置。
- **Working Layer模式**：“Working Layer”模式提供了更便捷的过孔添加方式，只需双击左键即可弹出AddVia对话框，并从中选择所需的层面。
##### 2. Working Layer Mode Concept (XL)
- **走线模式下的Working Layers选项**：在走线模式下，可以通过右键菜单或Options中的Working Layers选项快速切换工作层面。
- **简化AddVia操作**：通过Working Layer模式简化了AddVia的操作过程，无需手动选择层面和过孔，从而提高了设计效率。
##### 3. Function Key 提示添加过孔 (XL)
- **Function Key辅助AddVia**：除了传统的双击鼠标左键添加过孔的方式外，还可以通过功能键提示来加快过孔添加的速度，特别是在大量过孔的情况下更为高效。
#### 四、总结
Allegro V16.2的新功能主要集中在HDI设计流程的优化、SameNet间距检查系统的升级以及过孔放置规则的改进等方面。这些新功能的加入不仅提高了设计效率，还增强了对HDI设计的支持，对于追求更高密度电路板设计的专业人士来说极具价值。
