design_top.v

简单的命令解析模块verilog设计。 1:支持rst复位信号的控制，当rst为高电平时进行复位的操作，当rst为低电平的时候模块开始准备工作。 2:支持cmd_en使能配置，当使能信号为低电平时不工作，当使能信号为高电平时才开始工作。 3：能按照表1所给出的命令头完成正确的命令解析并重新对命令进行编码，也就是命令参数应该按照重新编码的部分来定义。