中兴通讯EDA工具手册

《中兴通讯EDA工具手册》详述了在中兴通讯内部使用Cadence软件进行电子设计自动化（EDA）的工作流程和关键步骤。Cadence软件是中兴通讯进行原理图设计、PCB设计和高速仿真等任务的主要工具。以下是手册中涉及的关键知识点： 1. **Design Entry HDL**：这是Cadence软件中的原理图输入工具，支持行为和结构的设计描述，并具备模块编辑功能。它将原理图分页显示，便于管理和编辑。所有元件都来源于不同的库，通过归档功能可以将所需的库整合在一起。 2. **项目管理**：项目文件的路径和名称应使用小写字母和数字，避免使用中文，以免在输出网络表时出现错误。项目文件分为三种类型：本地项目文件（*.cpm）、site project file和installation project file。 3. **原理图库的添加**：在项目管理中，可以通过Tools->Setup进入Project Setup对话框，编辑cds.lib文件来添加或移除库。 4. **设置工具**：在Project Setup的Tools选项卡中，可以对PCB Editor、Design Entry HDL、Project Manager、Packager-XL等工具进行个性化配置，包括选择属性文件、文本编辑器、temp路径以及设置项目日志文件。 5. **图纸格式设置**：在进行原理图设计前，需要在"Project Manager"中设定图纸格式，选择zte-standard库中的图纸模板。图框、目录表和会签表应使用公司统一的格式。 6. **Concept编辑环境**：启动"Design Entry"进入原理图设计界面。在此环境中，可以设置栅格、文字大小等参数。 7. **栅格设置**：在Concept Option界面的Grid栏中，用户可以自定义栅格参数，如推荐设置*0.100 5（跟踪100mil显示500mil）或*0.100×1格式。Logic Grid是推荐的栅格模式。 8. **文字设置**：推荐的默认设置是信号名和说明文字大小为82 mil，管脚号大小为66 mil。但器件库中的器件名称大小应与器件符号匹配，并适当增大以便于识别。 9. **首页和目录页**：原理图的首页通常使用zte_standard库中的ZTE_COVER_A4作为封面，第二页为目录页。目录页的内容布局有固定规范，如果内容过多，可以使用续页。 10. **页面操作**：包括增加、删除和插入新的原理图页。需要注意的是，不应在Windows Explorer或DOS命令行下直接操作删除命令，以免出现问题。 这些是中兴通讯EDA工具手册的核心内容，涵盖了从项目创建、工具配置到具体设计操作的全过程，对于使用Cadence软件进行电子设计的工程师来说具有重要的指导价值。