wire
assign
…
wire y_out
=
enable ?
~((x_in1 & x_in2) | (x_in3 & x_in4 & x_in5)):1’bz
…
Verilog