本版本说明：
本版本对DDR的访问是按一次传输512bit的数据来设计的，下一版本的修该将设计成一次传输数据128bit
这也是正常cache所要求的。
Date：09:30, 2012.5.29
cache 闪存 快速缓存
版权申诉
191 浏览量
2022-07-02
21:13:16
上传
评论
收藏 606KB ZIP 举报
cache 闪存 快速缓存 （277个子文件） 
_info 1KB _info 1KB _info 928B _vmake 26B _vmake 26B _vmake 26B verilog.asm 63KB verilog.asm 63KB verilog.asm 63KB verilog.asm 62KB verilog.asm 44KB verilog.asm 17KB verilog.asm 16KB verilog.asm 16KB verilog.asm 14KB verilog.asm 14KB verilog.asm 14KB verilog.asm 14KB verilog.asm 10KB verilog.asm 9KB verilog.asm 7KB verilog.asm 7KB verilog.asm 7KB cache_ctrl.v.bak 10KB cache_ctrl.v.bak 10KB cache_ctrl.v.bak 9KB storage_stack.v.bak 3KB ddr_ram.v.bak 3KB ddr_ram.v.bak 3KB cache.v.bak 1KB ddr_ram.v.bak 957B sim_cache.v.bak 768B defines.v.bak 285B _primary.dat 6KB _primary.dat 6KB _primary.dat 6KB _primary.dat 6KB _primary.dat 5KB _primary.dat 3KB _primary.dat 3KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 832B _primary.dbs 17KB _primary.dbs 17KB _primary.dbs 16KB _primary.dbs 16KB _primary.dbs 13KB _primary.dbs 6KB _primary.dbs 5KB _primary.dbs 5KB _primary.dbs 4KB _primary.dbs 4KB _primary.dbs 3KB _primary.dbs 3KB _primary.dbs 3KB _primary.dbs 2KB _primary.dbs 2KB _primary.dbs 2KB _primary.dbs 2KB sim_cache_1.mpf 56KB sim_cache_1.mpf 56KB sim_cache.mpf 56KB sim_cache_1.cr.mti 2KB sim_cache_1.cr.mti 2KB sim_cache.cr.mti 2KB cache.note 608B verilog.rw 15KB verilog.rw 15KB verilog.rw 15KB verilog.rw 15KB verilog.rw 12KB verilog.rw 6KB verilog.rw 5KB verilog.rw 5KB verilog.rw 4KB verilog.rw 4KB verilog.rw 4KB verilog.rw 4KB verilog.rw 3KB verilog.rw 3KB verilog.rw 3KB verilog.rw 3KB verilog.rw 3KB .cache_ctrl.v.swn 20KB .cache_ctrl.v.swo 24KB .cache_ctrl.v.swp 12KB .defines.v.swp 12KB transcript 26KB transcript 10KB transcript 9KB
说明.txt 163B cache.v 12KB共 277 条
- 1
- 2
- 3
资源评论
