目 录
1 绪论.......................................................................................................................................1
1.1 本课题研究的目的.....................................................................................................1
1.2 本课题研究的背景及意义.........................................................................................1
2 基于 VHDL 编程的基础知识..............................................................................................4
2.1 VHDL 语言概述.........................................................................................................4
2.2 VHDL 的设计流程.....................................................................................................5
2.3 有关 Quartus II 的介绍 .............................................................................................6
2.4 本课题基于 Quartus II 的设计流程 ..........................................................................8
3 基于 VHDL8 位模型机的原理与设计................................................................................9
3.1 模型计算机的原理.....................................................................................................9
3.2 模型机的总体设计要求.............................................................................................9
3.3 模型机逻辑框图的设计...........................................................................................10
3.3 模型机的指令系统设计...........................................................................................10
3.4 模型机的指令执行流程设计...................................................................................11
3.5 基于 VHDL8 位模型机各模块的设计与实现........................................................12
3.5.1 算术逻辑单元 ALU 模块 ..............................................................................12
3.5.2 累加器模块.....................................................................................................14
3.5.3 控制器模块.....................................................................................................18
3.5.4 节拍发生器.....................................................................................................21
3.5.5 指令寄存器模块 IR 和指令译码器...............................................................24
3.5.6 时钟产生器.....................................................................................................28
3.5.7 程序计数器模块.............................................................................................30
3.5.8 地址寄存器 MAR...........................................................................................33
3.5.9 存储器 RAM...................................................................................................36
3.5.10 数据寄存器 DR ............................................................................................38
4 基于 VHDL 的 8 位模型计算机的实现............................................................................42
4.1 基于 VHDL 的微程序执行流程图..........................................................................42
4.2 8 位模型机的顶层原理图设计................................................................................43