1.数字电路设计入门
1.1 数字电路设计
数字电路设计的核心是逻辑设计。通常，数字电路的逻辑值只有‘1’和‘0’，表征的是模拟
电压或电流的离散值，一般‘1’代表高电平，‘0’代表低电平。
高低电平的含义可以理解为，存在一个判决电平，当信号的电压值高于判决电平时，我
们就认为该信号表征高电平，即为‘1’。反之亦然。
当前的数字电路中存在许多种电平标准，比较常见的有 TTL、CMOS、LVTTL、LVCMOS、
ECL、PECL、LVDS、HSTL、SSTL 等。这些电平的详细指标请见《补充教程 1：电平标准》。
数字电路设计大致可分为组合逻辑电路和时序逻辑电路。
一般的数字设计的教材中对组合逻辑电路和时序逻辑电路的定义分别为：组合逻辑电
路的输出仅与当前的输入有关 ，而时序逻辑电路的输出不但与输入有关，还和系统上一个
状态有关。
但是在设计中，我们一般以时钟的存在与否来区分该电路的性质。由时钟沿驱动工作
的电路为时序逻辑电路。大家注意，这两种电路并不是独立存在的，他们相互交错存在于整
个电路系统的设计中。
1.1.1 组合逻辑电路
组合逻辑电路由任意数目的逻辑门电路组成，一般包括与门、或门、非门、
异或门、与非门、或非门等。一般的组合逻辑电路如下图：
其中 A,B,C,D,E,F 为输入，G 为输出。
