没有合适的资源?快使用搜索试试~ 我知道了~
资源推荐
资源详情
资源评论
*****企业技术规范
ICT可测性设计规范
*****有 限 公 司发布
版权所有 侵权必究
目录提要
前言
1 范围
2 规范性引用文件
3 术语和定义
4 ICT机械设计规范
4.1 板级设计要求
4.1.1 测试点需求
4.1.2 Tooling Holes(定位孔)
4.1.3 TOP元件高度h
4.1.4 Bottom元件高度h
4.1.5 其他固件
4.2 PCB设计规范
4.2.1 测试点类型
4.2.2 两个测试点中心间隔d
4.2.4 如何满足最优化要求
4.2.5 测试点到过孔的间距d
4.2.6 测试点到底面元件焊盘间距d
4.2.7 测试点到底面元件另侧边的间距d
4.2.8 测试点到焊锡面走线的间距d
4.2.9 测试点到PCB板边的间距d
4.2.10 测试点到定位孔的间距d
4.2.11 测试点密度
4.2.12 电源和地的测试点(指总电源输入点)
4.2.13 额外的地线点(指工作的数字地)
4.2.14 精密测试
4.2.15 文件归档
4.3 BGA下的测试点设计
4.3.1
4.3.2
4.3.3
4.4 信号完整性考虑
4.5 自动线测试要求
4.6 双面夹具
5 电路设计规范
5.1 ICT一般体设计规范
5.1.1 三态输出或输出可控
5.1.2 控制脚
5.1.2.1 控制脚不能直接接电源和地
5.1.2.2 避免ECL管脚悬空
5.1.2.3 公共电路必须独立可控
5.1.2.4 间接驱动
5.1.1 微处理器的程序选择端
5.1.1.1 RC定时电路
5.1.1.2 上电复位
5.1.2 切断反馈环路
5.1.3 时钟与晶振
5.1.4 跳线、开关
5.1.5 电池
5.1.6 输入悬空
5.1.7 N/C管脚
5.1.8 方便初始化
5.1.9 超标元件
5.1.10 可调电阻
5.1.11 钽电容与三脚电容
5.1.12 NIST Trace Ability
5.1.12.1 NIST Deliverables
5.1.12.2 Precision Resistors
5.2 ASIC与边界扫描
5.2.1 器件级边界扫描设计规范
5.2.1.1 优选边界扫描器件标准
5.2.1.2 IEEE1149.1标准
5.2.1.3“High Z”指令
5.2.1.4 识别码(ID Code)
5.2.1.4.1 ID Code
5.2.1.5 BSDL文件
5.2.2 板级边界扫描设计
5.2.2.1 单链
5.2.2.2 TAP - Test Access Port
5.2.2.3 TAP 的测试点
5.2.2.4 无扫描单元的管脚
5.2.2.5 复用TAP的边界扫描器件
5.2.2.6 边界扫描其他控制脚
5.2.2.7 驱动
5.2.2.8 逻辑匹配
剩余51页未读,继续阅读
资源评论
goldenrolan
- 粉丝: 38
- 资源: 54
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功