基于89C51单片机的编码译码显示实验电路设计.pdf
版权申诉
141 浏览量
2022-06-28
03:14:33
上传
评论
收藏 44KB PDF 举报
基于 89C51 单片机的编码译码显示实验电路设计
摘 要：当前手工拨盘方式编码译码显示实验电路存在输入信号不稳定、控制性较差等缺点，
为了克服上述缺点， 电路设计采用 89C51 单片机为核心器件作为编码信号发生器和自动控
制系统。通过 Pro teus 平台仿真和实验调试，电路能产生高质量输入信号和实现自动控制，
较好地解决了手工拨盘方式编码译码显示实验电路存在的缺陷。
在日常数字逻辑电路实验中编码译码显示实验电路是编码、译码、显示三个电路的综合运用，
在数字逻辑实验电路中具有重要的地位，在实验的过程中，时常会出现显示结果的抖动，经
研究出现这种现象主要原因是：编码电路的编码信号输入采用手工拨盘方式， 产生的编码输
入信号往往不稳定； 另外， 电路控制性能较差，不能达到自动复位， 为此有必要对现有电
路进行改进，在电路的设计上采用 89C51 单片机为控制电路制作而成， 自动提供稳定编码
输入信号， 显示结果稳定性和电路控制性能大大提升， 提高了教学实验质量。1 编码译码
显示实验电路的基本结构编码译码显示电路的基本结构，主要由控制电路、编码信号发生器、
编码译码显示电路等组成，控制电路产生编码信号作为编码译码显示电路输入信号， 译码电
路将编码信号转换成对应的七段数码显示信号， 送至 LED 数码管显示。编码译码显示实验
结构图图 1 编码译码显示实验结构图。2 系统硬件设计控制系统和编码信号发生器采用
89C51 单片机实现。89C51 性价比较高，采用 12 MHz 晶振，其内部带有 4 KB 的 FLASH ROM，
无须外扩程序存储器。编码译码电路没有大量运算和暂存数据。89C51 内部的 128 B 片内 RAM
已能满足要求， 无须外扩片外 RAM。系统硬件设计。编码译码显示实验电路图 2 编码译码
显示实验电路。图 3 主程序流程图。当按 Ser( 顺序序列) 键时， 依次按 1~ 9 编码值送至
P0， P2 口， 间隔 0. 5 s 输出。Ser 编码编码子程序如下:4 系统仿真与调试 Proteus 是
一个基于 Pro Spice 混合模型仿真器的，完整的嵌入式系统软、硬件设计仿真平台。编码译
码显示电路能很方便地在此平台上进行调试和仿真，延时时间同选用的单片机和所用晶体振
荡器有关， 在调试时须注意。5 结 语提出了一款编码译码显示实验电路设计， 其控制系
统和编码信号发生器采用 89C51 单片机实现， 经 Proteus 仿真和实验调试结果来看， 大大
改善了电路的性能， 电路制作方便、操作简单， 在数字逻辑电路实验教学中具有一定的推
广价值， 电路主要不足是不能实现故障自动检查， 如果能对电路故障进行自动检测， 电路
性能将更加完善。
资源评论
