+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+-----------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
没有合适的资源?快使用搜索试试~ 我知道了~
基于varilog语言在quartusii软件实现洗衣机控制程序
共187个文件
cdb:19个
hdb:18个
ddb:8个
需积分: 5 3 下载量 4 浏览量
2024-04-17
21:32:24
上传
评论 1
收藏 3.62MB RAR 举报
温馨提示
1) 设计一个电子定时器,控制洗衣机作如下运转:定时启动正转20秒暂停10秒反转20秒暂停10秒定时未到回到“正转20秒暂停10秒……”,定时到则停止; 2) 若定时到,则停机发出音响信号; 3) 用两个数码管显示洗涤的预置时间(分钟数),按倒计时方式对洗涤过程作计时显示,直到时间到停机;洗涤过程由“开始”信号开始; 4)、三只LED灯表示“正转”、“反转”、“暂停”三个状态。
资源推荐
资源详情
资源评论
收起资源包目录
基于varilog语言在quartusii软件实现洗衣机控制程序 (187个子文件)
_info 1KB
_info 1KB
_vmake 26B
_vmake 26B
xiyiji.root_partition.cmp.ammdb 486B
xiyiji.vpr.ammdb 457B
xiyiji.map.ammdb 138B
xiyiji.v.bak 8KB
xiyiji_tb.v.bak 1KB
xiyiji_run_msim_rtl_verilog.do.bak 547B
xiyiji_run_msim_gate_verilog.do.bak 497B
xiyiji_run_msim_rtl_verilog.do.bak1 547B
xiyiji_run_msim_gate_verilog.do.bak1 497B
xiyiji_run_msim_gate_verilog.do.bak10 497B
xiyiji_run_msim_gate_verilog.do.bak11 497B
xiyiji_run_msim_rtl_verilog.do.bak2 547B
xiyiji_run_msim_gate_verilog.do.bak2 497B
xiyiji_run_msim_rtl_verilog.do.bak3 547B
xiyiji_run_msim_gate_verilog.do.bak3 497B
xiyiji_run_msim_rtl_verilog.do.bak4 547B
xiyiji_run_msim_gate_verilog.do.bak4 497B
xiyiji_run_msim_rtl_verilog.do.bak5 547B
xiyiji_run_msim_gate_verilog.do.bak5 497B
xiyiji_run_msim_rtl_verilog.do.bak6 547B
xiyiji_run_msim_gate_verilog.do.bak6 497B
xiyiji_run_msim_rtl_verilog.do.bak7 547B
xiyiji_run_msim_gate_verilog.do.bak7 497B
xiyiji_run_msim_rtl_verilog.do.bak8 547B
xiyiji_run_msim_gate_verilog.do.bak8 497B
xiyiji_run_msim_rtl_verilog.do.bak9 547B
xiyiji_run_msim_gate_verilog.do.bak9 497B
xiyiji.cmp.bpm 819B
xiyiji.map.bpm 789B
xiyiji.cmp.cdb 34KB
xiyiji.root_partition.cmp.cdb 15KB
xiyiji.sgdiff.cdb 11KB
xiyiji.map.cdb 11KB
xiyiji.root_partition.map.cdb 10KB
xiyiji.rtlv_sg.cdb 9KB
xiyiji.(0).cnf.cdb 8KB
xiyiji.(4).cnf.cdb 8KB
xiyiji.map_bb.cdb 2KB
xiyiji.root_partition.map.hbdb.cdb 1KB
xiyiji.(3).cnf.cdb 1KB
xiyiji.(1).cnf.cdb 1KB
xiyiji.(7).cnf.cdb 1KB
xiyiji.(6).cnf.cdb 1KB
xiyiji.(8).cnf.cdb 1KB
xiyiji.(2).cnf.cdb 1KB
xiyiji.(5).cnf.cdb 932B
xiyiji.root_partition.map.reg_db.cdb 553B
xiyiji.rtlv_sg_swap.cdb 196B
xiyiji_8_1200mv_85c_v_slow.sdo_typ.csd 22KB
_primary.dat 96KB
logic_util_heursitic.dat 14KB
_primary.dat 3KB
_primary.dat 875B
_primary.dat 875B
xiyiji.db_info 155B
xiyiji.db_info 155B
_primary.dbs 93KB
_primary.dbs 3KB
_primary.dbs 998B
_primary.dbs 998B
xiyiji.tiscmp.slow_1200mv_0c.ddb 186KB
xiyiji.tiscmp.slow_1200mv_85c.ddb 186KB
xiyiji.tiscmp.fast_1200mv_0c.ddb 185KB
xiyiji.tiscmp.fastest_slow_1200mv_85c.ddb 127KB
xiyiji.tiscmp.fastest_slow_1200mv_0c.ddb 127KB
xiyiji.asm_labs.ddb 12KB
xiyiji.tis_db_list.ddb 250B
xiyiji.pti_db_list.ddb 192B
xiyiji.root_partition.cmp.dfp 33B
xiyiji_run_msim_rtl_verilog.do 547B
xiyiji_run_msim_gate_verilog.do 497B
xiyiji.done 26B
xiyiji.root_partition.map.dpi 803B
xiyiji.root_partition.map.hbdb.hb_info 46B
xiyiji.sgdiff.hdb 20KB
xiyiji.cmp.hdb 18KB
xiyiji.root_partition.cmp.hdb 18KB
xiyiji.map.hdb 18KB
xiyiji.root_partition.map.hdb 18KB
xiyiji.root_partition.map.hbdb.hdb 17KB
xiyiji.pre_map.hdb 12KB
xiyiji.rtlv.hdb 12KB
xiyiji.map_bb.hdb 11KB
xiyiji.(4).cnf.hdb 5KB
xiyiji.(0).cnf.hdb 3KB
xiyiji.(3).cnf.hdb 779B
xiyiji.(6).cnf.hdb 679B
xiyiji.(8).cnf.hdb 663B
xiyiji.(2).cnf.hdb 663B
xiyiji.(5).cnf.hdb 659B
xiyiji.(1).cnf.hdb 602B
xiyiji.(7).cnf.hdb 601B
xiyiji.hier_info 3KB
xiyiji.hif 1KB
xiyiji.cycloneive_io_sim_cache.31um_ff_1200mv_0c_fast.hsd 729KB
xiyiji.cycloneive_io_sim_cache.31um_ss_1200mv_85c_slow.hsd 723KB
共 187 条
- 1
- 2
资源评论
麻辣兔头√
- 粉丝: 0
- 资源: 4
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- ios 13 视频播放器相对于 ios 12 新增了哪些新功能
- 2_计网的brainstorm.svg
- 三相离网逆变器在不对称负载下的正负序控制matlab仿真: 1'不对称控制包括: 正序分量处理+负序分量处理+正序控制环+负序控制环; 2'正序控制路与负序控制路都采用dq轴上的电容电压外环+电感电
- c#WPF贪吃蛇项目可用
- 液晶面板CG清洁机sw18可编辑全套技术资料100%好用.zip
- 简约风的纸飞机光标 PaperPlane
- YOLOv10算法老鼠动物检测权重, 包含5000多张老鼠检测数据集
- 小工具,绿色/C#/Url/Base64/Encode/Decode
- 第08章 存储管理(二)
- COMSOL光学仿真模型 任意偏振态BIC,利用扭转光子晶体实现远场偏振的调控(包含能带,品质因子计算以及远场辐射偏振椭圆绘制)
- 西克编码器调零软件,西克编码器读写位置软件,西克SKM36编码器调零软件,SICK编码器调零软件
- Simulink仿真入门学习光伏系统 电导增量法跟踪光伏最大功率点,光照强度发生变化可以有效跟踪 通俗易懂,适合入门学习光伏系统
- WMS507紧耦合惯性gps北斗紧组合导航MATLAB仿真代码
- 多台三相逆变器并联(本模型为三台并联,市面上多为两台并联)matlab simulink仿真 功能:实现并联系统中各逆变器输出功率均分 (有能力的话还可以研究下垂特性、功率指令以及静态功工作点三者
- 利用OpenSees平台的钢筋混凝土柱,包括 1.钢筋混凝土建模的模型、源代码 2.静力分析,位移控制模式的滞回分析代码 3.建模过程及对本构模型的解释 3.origin绘制的滞回曲线 采用纤维
- 第07章 存储管理(一)
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功