基于Verilog_HDL的UART串行通讯模块设计

需积分: 10 14 下载量 6 浏览量 2009-04-25 19:39:24 上传 评论 收藏 994KB PDF 举报
preview