没有合适的资源?快使用搜索试试~
我知道了~
文库首页
行业研究
register_diff_clk.v
register_diff_clk.v
需积分: 5
0 下载量
160 浏览量
2023-12-29
10:26:36
上传
评论
收藏
772B
V
举报
温馨提示
立即下载
register_diff_clk.v
资源推荐
资源评论
clk_div.rar_clk div_clk.div_clk_div_clk_div verilog_流水线 verilog
浏览:59
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
clk_div.rar_clk div_clk div十六分频_clk_div_clk_div.v的作用
浏览:116
用Verilog HDL实现对时钟的四分频和16分频,并在Quartus上仿真
28_5div_clk.rar
浏览:119
FPGA参数化时钟分频模块设计,直接修改可以实现不同分频系数,带自动化仿真脚本以及testbench。
xapp1064.zip_18xapp_OSERDES2_iserdes2_xapp1064_xapp1064.zip
浏览:139
5星 · 资源好评率100%
用于spartan 6的iserdes2/oserdes2参考设计
div_clk.rar_clk div3_clk_div01000010_clkdiv verilog_sim.do_veril
浏览:57
verilog实现任意时钟分频,简单明了,打开modelsim-change directroy-do sim .do 即可
STM32例程Example_TIM_CLK.7z
浏览:60
STM32例程Example_TIM_CLK.7z
DFT_clk_mux_and_DFT_clk_chain.pdf
浏览:118
The DFT_clk_mux and DFT_clk_chain are inserted as two separate modules in the top level of the design, but they always function together as a unit. The DFT_clk_mux is inserted between the OCC (On-Chip
half_clk.rar_halfclk_hhx222. com_hhx222.com_二分频
浏览:166
将clk信号进行二分频,输出频率为其一半的信号
Clk_Div.rar_FPGA时钟分频_clk div IP_clk_div_clk_div ip 参数_clk_div 参数
浏览:53
FPGA分频器的设计,通过修改参数值可以实现各种时钟频率信号。
深入学习FPGA之数码管动态扫描(下)
浏览:66
.Clk(clk), .Rst_n(rst_n), .Dig_Led_seg(seg), .Dig_Led_sel(sel) ); initial begin data = 0; clk = 1; rst_n = 0; #200; rst_n = 1; data = 24'h012345; #10000; data = 24'h518918; #10000; data
sys_clk_100M_to_clk_1K.v
浏览:125
FPGA实现对100MHz的方波10分频,输入sys_clk_100M=100MHz,输出clk_1K=1KHz。
[VHDL+Verilog]两种语言分别设计的FIFO源码.zip
浏览:126
5星 · 资源好评率100%
(.rd_clk(rd_clk), .wr_clk(wr_clk), .reset(reset), .pn_lock(pn_lock), .rd_addr(rd_addr), .wr_addr_srst(wr_addr_srst), .wr_addr(wr_addr), .wr(wr), .rd(rd), .almost_full(almost_full), .almost_empty...
FPGA+SDRAM+BCM5421SKQM+RTL8208B千兆百兆以太网主控板protel设计硬件原理图+PCB+FPGA逻辑源码.zip
浏览:44
clk_test.v con1_t_1.v data_test.v data_verify.v init_bcm5421.v init_set.v Led_Ctrl_SV1.v mii_dect.v mii_gen.v mii_man_cnt.v mii_rx.v pll.v pll_inst.v query_link_state.v report_face_t.v RTL8208_test.v
sel_clk.v
浏览:68
sel_clk.v
基于FPGA的Verilog俄罗斯方块,使用quartusii开发,Modelsim6.1fb
浏览:173
5星 · 资源好评率100%
display_all u_display_all(.clk_25M(clk_25M), .rst_n(rst_n), .enable_red_border(enable_red_border), .enable_blue_moving(enable_blue_moving), .enable_blue_little_flag(enable_blue_little_flag), ...
gen_clk.rar_CLK GEN_clk FPGA_gen_clk_vhdl 时钟信号_时钟信号
浏览:199
通过FPGA产生时钟信号,通过FPGA产生时钟信号
基于verilog实现CNN卷积神经网络,网络权值参数通过matlab仿真得到coe文件进行FPGA的调用
浏览:33
5星 · 资源好评率100%
m_layer_input_1 layer_1_b(.clk_in(clk_in),.rst_n(layer_1_a_ready),.map_in(layer_1_conv_tmp[i]),.wr(layer_1_wr),.map_out(layer_1_conv[i]),.ready(layer_1_b_ready)); // 第二层池化,并行 m_max_relu_2 ...
clk.rar_C5000_clk程序_site:www.pudn.com
浏览:59
c5000系列的clk程序,希望对大家有所帮助
half_clk.rar_2-divider_half.clk_ip sta clk 分频_out_二分频;verilog
浏览:41
这是一个作clk_in的一个2分频clk_out,输出时钟的相位根据两个程序的不同而相反,根据文件中的测试模块,可以看到两个输出是输入的2分频,而两输出的相位相反。
1_sixyin-music-source-v1.0.7.js
浏览:32
5星 · 资源好评率100%
1_sixyin-music-source-v1.0.7.js
py作业.zip
浏览:26
py作业.zip
植物大战僵尸杂交版v2.0.zip
浏览:35
植物大战僵尸杂交版v2.0.zip
植物大战僵尸杂交版v2.0安装程序.exe
浏览:159
植物大战僵尸杂交版v2.0安装程序.exe
misaka-v3.3.8.zip
浏览:31
misaka-v3.3.8.zip
大麦抢票_BP全自动抢购教程+注意事项.rar
浏览:17
5星 · 资源好评率100%
大麦抢票_BP全自动抢购教程+注意事项.rar
2024金地杯本科组赛题.zip
浏览:26
2024金地杯本科组赛题.zip
TiggerRamDiskV4.2Beta1-Win.zip
浏览:19
TiggerRamDiskV4.2Beta1-Win.zip
红果脚本.apk
浏览:12
4星 · 用户满意度95%
红果脚本.apk
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
2301_79436204
粉丝: 0
资源:
77
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
3款正射影像DOM导入CASS插件(测试通过).rar
R语言案例:聚类分析,基础R语言代码,包括R语言聚类分析教学
5_6、依赖注入框架.vep
postman parsing data viewing
Git教程:git相关基础概念教程,简单易懂
循环小组作业.cpp
1716305449283252_order-blog
cc test for cc
蚁群算法基于matlab实现,有源代码,和详细的说明文件,matlab仿真的数据及参数输入的值都一给定好
20231201HlBwnVr1.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功