实验三、CPU 部件实现之 PC 和半导体存储器 RAM
一、实验目的：
理解和掌握 CPU 中程序计数器 PC 和半导体存储器 RAM 的工作原理，并使用
Verilog 和 ModelSim 进行设计和仿真。
二、实验内容
1. 使用 Verilog 完成程序计数器 PC 的设计，要求：
PC 为 8 位计数器
2. 使用 Verilog 完成数据存储器的设计，并编写测试仿真文件验证其正确性。要求 ：
存储字长 16 位，存储容量 1K 字节；
一根读写控制信号线控制读写，低电平有效。
三、实验原理
PC：给 PC 输入时钟信号，每到上升沿就把 PC 的值加 1，如果 rst 信号=1，就把 PC 值置零。
数据存储器：与实验二的寄存器堆非常相似，将读取端口去掉即可。输入地址既是待取数据
的地址又是写入数据的地址。
四、实验步骤
PC：
输入
时钟信号 clk,清零信号 rst
输出
当前地址值 pc
功能
自动计算指令地址
Verilog 关键代码：
module PC(
input wire clk, rst,
output reg [7:0] pc
);
always@(posedge clk) begin
if(rst == 1)
pc = 0;
else
pc = pc + 1;
end
