没有合适的资源？快使用搜索试试~ 我知道了~

文库首页开发技术硬件开发AXI4_Lite_master_slave源码对应分析

AXI4_Lite_master_slave源码对应分析

AXI4-Lite

需积分: 12 57 下载量 189 浏览量 2018-06-08 15:10:40 上传评论 4 收藏 729KB DOCX 举报

温馨提示

试读

14页

文档中将一个AXI4-Lite从机和一个AXI4-Lite主机结合起来，并利用vivado自带的仿真工具进行仿真。

资源推荐

资源详情

资源评论

AXI4_Lite_slave 模块仿真图

AXI4_Lite 主从机源码对应分析：

一．写地址和写数据通道分析

1. 首先主机在人为可控的情况下生成 start_single_write 信号，当 start_single_write 信号为

高时，axi_awvalid 和 axi_wvalid 同时生成高电平信号，源码如下所示：

然后 axi_awvalid 和 axi_wvalid 的高电平信号同时传递给从机，从机在这两个高电平信号

的影响下产生 axi_awready 和 axi_wready 高电平信号，并且只产生一个时钟周期，源码

如下所示：

从机的 axi_awready 和 axi_wready 高电平信号传递到主机，和主机的 axi_awvalid 和

axi_wvali 高电平信号同时作用下，使主机的 axi_awvalid 和 axi_wvalid 同时生成低电平信

号，参考上面主机的源码。主机的 axi_awvalid 和 axi_wvalid 的高电平信号维持了两个时

钟周期。至此完成了写地址通道和写数据通道的主机和从机之间的握手。

2. 一开始主机一直给从机传输了写地址信号，在主机的 S_AXI_AWVALID 信号为高电平和

从机的 axi_awready 信号为低电平的时候，从机就将主机传输过来的写地址信号

S_AXI_AWADDR 赋予从机中的寄存器 axi_awaddr，也就是说当主机的 valid 信号高电平、

从机的 ready 信号为低电平时，本次写所需要的地址已经给从机了。从机源码如下所示：

剩余13页未读，继续阅读

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

yanxiaopan

粉丝: 234
资源: 7

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

AXI4_Lite_master_slave源码对应分析

AXI4_Lite_master源码分析

AXI4_master_slave源码对应分析

AXI4-master源码分析

axi4_master_slave

axi4_AXI4_LITE_axi4_AXI4-AXI4_LITE_

xapp623_interesting_Xilinx_

AXI master接口读取PS DDR

详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议

axi_lite.zip

master_slave.rar_AXI4总线_Master/Slave_axi lite master_axi4 lite_i

AMBA_axi3_axi4_axi-lite_ace_ace-lite.pdf

AXI_Master_FSM.rar_AXI_AXI implement_AXI master_AXI_Master_FSM_a

新FSM_CTRL_AXI4_LITE_SLAVE.zip

axi_slave.zip_AMBA_amba axi _axi slave_axi verilog_axi_slave

xapp1286_pcie_axi4_lite_bridge_PCIeaxi4_Xilinx_axi4_pcie_Bridge_

axi_master_latest.tar.gz_AXI_AXI master_AXI master_AXI sla_Gene

axi_master_latest.tar.gz_AXI_AXI master_axi master verilog_axi

axi_slave_latest.tar.gz_AXI_axi CODE_axi slave_axi verilog_veril

tvip-axi-master_Master/Slave_axivip_tvip_vip_AMBA_

简易版AXI_BFM-master-slave verilog实现（包含testbech）

axi_master_latest.tar.gz_AXI master_AXI 仿真_AXI源代码_axi 代码_axi_mas

xilinx_axidma-master.rar_ZYNQ7000_axidma_chrdev_axidma测试_xilinx

IHI0051A_amba4_axi4_stream_v1_0_protocol_spec.pdf

new.v.zip_AXI_AXI4_slave verilog_axi new.v_axi slave_readyh1j

串口助手工具合集.zip

OLED显示温度和时间-STM32F103C8T6（完整程序工程+原理图+相关资料）.zip

pn532模拟资料包.zip

Vivado license 永久

STM32全系列 Keil MDK pack包（当前最新离线包）

最新资源