fpga的tcp/ip实现完整代码

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Legal Partition Candidates ; +-------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ; +-------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; tcpip_hw1_inst|eth_fsm_inst|icmp_ram_int_inst|dp_ram_inst ; 41 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|eth_fsm_inst|icmp_ram_int_inst ; 41 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|eth_fsm_inst ; 264 ; 27 ; 27 ; 27 ; 164 ; 27 ; 27 ; 27 ; 1026 ; 0 ; 622 ; 0 ; 622 ; ; tcpip_hw1_inst|mac_tx_path_inst ; 85 ; 4 ; 0 ; 4 ; 41 ; 4 ; 4 ; 4 ; 513 ; 0 ; 285 ; 0 ; 285 ; ; tcpip_hw1_inst|mac_rx_path_inst ; 87 ; 0 ; 1 ; 0 ; 103 ; 0 ; 0 ; 0 ; 513 ; 0 ; 7 ; 0 ; 7 ; ; tcpip_hw1_inst|mac_config_inst ; 35 ; 85 ; 28 ; 85 ; 128 ; 85 ; 85 ; 85 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|tx_ram_int_inst|dp_ram_inst ; 61 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|tx_ram_int_inst ; 61 ; 0 ; 0 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|wrfull_eq_comp ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|rdempty_eq_comp ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|ws_dgrp|dffpipe18 ; 7 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|ws_dgrp ; 7 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|ws_bwp ; 7 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|ws_brp ; 7 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|wraclr ; 3 ; 1 ; 0 ; 1 ; 1 ; 1 ; 1 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|rs_dgwp|dffpipe15 ; 7 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|rs_dgwp ; 7 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|rs_bwp ; 7 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|rs_brp ; 7 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; tcpip_hw1_inst|tx_ram_inst|sync_fifo_inst2|dcfifo_component|auto_generated|rdaclr ; 3 ; 1 ; 0 ; 1 ; 1 ; 1 ; 1 ; 1 ; 0 ; 0 ; 0