没有合适的资源?快使用搜索试试~ 我知道了~
PCB EMI设计规范
需积分: 0 1 下载量 7 浏览量
2015-02-08
13:16:54
上传
评论
收藏 19KB DOCX 举报
温馨提示
试读
2页
出于成本考虑,在一般民用设备中都使用单层或双层印刷线路板。随着数字脉冲电路广泛应用,单层板和双层板的电磁兼容问题越来越突出。
资源推荐
资源详情
资源评论
PCB EMI 设计规范
2014 年 09 月 19 日 11:45:49 来源:华强 PCB 作者:Lee 我要评论(0)
1 、IC 的电源处理
1.1)保证每个 IC 的电源 PIN 都有一个 0.1UF 的去耦电容,对于 BGA CHIP,要求在 BGA
的四角分别有 0.1UF、0.01UF 的电容共 8 个。对 PCB 走线的电源尤其要注意加滤波电容,如
VTT 等。这不仅对稳定性有影响,对 EMI 也有很大的影响。
2、 时钟线的处理
2.1)建议先走时钟线。
2.2)频率大于等于 66M 的时钟线,每条过孔数不要超过 2 个,平均不得超过 1.5 个。
2.3)频率小于 66M 的时钟线,每条过孔数不要超过 3 个,平均不得超过 2.5 个
2.4)长度超过 12inch 的时钟线,如果频率大于 20M,过孔数不得超过 2 个。
2.5)如果时钟线有过孔,在过孔的相邻位置,在第二层(地层)和第三层(电源层)之间加一个
旁路电容,以确保时钟线换层后,参考层(相邻层)的高频电流的回路连续。旁路电容所在的电
源层必须是过孔穿过的电源层,并尽可能地靠近过孔,旁路电容与过孔的间距最大不超过
300MIL。图 2.5-1 过孔处的旁路电容
2.6)所有时钟线原则上不可以穿岛。下面列举了穿岛的四种情形。
2.6.1) 跨岛出现在电源岛与电源岛之间。此时时钟线在第四层的背面 PCB 走线,第三层
(电源层)有两个电源岛,且第四层的 PCB 走线必须跨过这两个岛。
2.6.2) 跨岛出现在电源岛与地岛之间。此时时钟线在第四层的背面 PCB 走线,第三层(电
源层)的一个电源岛中间有一块地岛,且第四层的 PCB 走线必须跨过这两个岛。如图 2.6-2 所示。
2.6.3) 跨岛出现在地岛与地层之间。此时时钟线在第一层 PCB 走线,第二层(地层)的中间
有一块地岛,且第一层的 PCB 走线必须跨过地岛,相当于地线被中断。如图 2.6-3 所示。
2.6.4) 时钟线下面没有铺铜。若条件限制实在做不到不穿岛,保证频率大于等于 66M 的时
钟线不穿岛,频率小于 66M 的时钟线若穿岛,必须加一个去耦电容形成镜像通路。在两个电源
岛之间并靠近跨岛的时钟线,放置一个 0.1UF 的电容。
2.7)当面临两个过孔和一次穿岛的取舍时,选一次穿岛。
2.8)时钟线要远离 I/O 一侧板边 500MIL 以上,并且不要和 I/O 线并行走,若实在做不到,
时钟线与 I/O 口线间距要大于 50MIL。
2.9)时钟线走在第四层时,时钟线的参考层(电源平面)应尽量为时钟供电的那个电源面上,
以其他电源面为参考的时钟越少越好,另外,频率大于等于 66M 的时钟线参考电源面必须为
3.3V 电源平面。
2.10)时钟线打线时线间距要大于 25MIL。
2.11)时钟线打线时进去的线和出去的线应该尽量远。尽量避免类似图 A 和图 C 所示的打线
方式,采用类似图 B 和图 D 的打线方式,若时钟线需换层,避免采用图 E 的打线方式,采用图
F 的打线方式。
2.12) 时钟线连接 BGA 等器件时,若时钟线换层,尽量避免采用图 G 的 PCB 走线形式,过
孔不要在 BGA 下面走,最好采用图 H 的 PCB 走线形式。
2.13) 注意各个时钟信号,不要忽略任何一个时钟,包括 AUDIO CODEC 的
资源评论
hehuang01
- 粉丝: 0
- 资源: 3
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功