8.14 MPSK 调制与解调 VHDL 程序与仿真
2. MPSK 调制程序及注释
--文件名：PL_MPSK
--功能：基于 VHDL 硬件描述语言，对基带信号进行 MPSK 调制（这里 M=4）
--说明：调制信号说明如表 8.14.2 所示。
表 8.14.2 调制信号说明
信号 yy 载波相位 载波波形 载波符号
“00”
0° f3
“01”
90° f2
“10”
180° f1
“11”
270° f0
--最后修改日期：2004.2.14
library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity PL_MPSK is
port(clk :in std_logic; --系统时钟
start :in std_logic; --开始调制信号
x :in std_logic; --基带信号
y :out std_logic); --调制信号
end PL_MPSK;
architecture behav of PL_MPSK is
signal q:integer range 0 to 7; --计数器
signal xx:std_logic_vector(1 downto 0); --中间寄存器
signal yy:std_logic_vector(1 downto 0); --2 位并行码寄存器
58
