没有合适的资源?快使用搜索试试~ 我知道了~
温馨提示
适用于大学生数电课程设计 实现功能: 设计一个多路竞赛抢答器,可同时供八名选手参加比赛,并具有定时抢答功能。 设计制作要求如下: 1、设计一个智力竞赛抢答器,可同时供八名选手或八个代表队参加比赛,他们的选号分别是1、2、3、4、5、6、7、8,各用一个抢答按钮,按钮的编号与选手的编号相对应,分别是S1、S2、S3、S4、S5、S6、S7、S8。 2、给节目主持人设置一个控制开关,用来控制系统的清零(编号显示码管灭灯)和抢答器的开始。 3、抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,同时扬声器给出音响提示。此外,要封锁输入电路,禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 扩展功能: 1、抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如 30s)。当节目主持人按“开始”键后,要求定时器立即减计时,并用显示器显示。 2、参加选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号,并保持到主持人将系统清零为止。如果定时抢答的时间已到,却没有选手抢答,则本次抢答无效,并封锁输人电路,禁止选手超时后抢答,时间显示器上显示00,并发出报警声。 说明如下: (1)压缩包里有proteus7.8的仿真文件及其安装包和安装教程,还有课设报告可以参考。用proteus7.8打开fangzhen文件夹里的fz.DSN文件即可进入设计和调试。 (2)详细的设计原理图 (3)附赠有用的参考资料和答辩ppt,以及华科的数字电子技术基础的课件ppt,仅供学习之用。
资源推荐
资源详情
资源评论
收起资源包目录
超详细!八路抢答器设计.zip (120个子文件)
Last Loaded keshe_01.DBK 177KB
Last Loaded fz.DBK 176KB
数字电路期末模拟题.doc 68KB
课程设计报告.docx 1.46MB
多路智能竞赛抢答器设计2.docx 1.27MB
多路智能竞赛抢答器设计3.docx 1.06MB
多路竞赛抢答器的设计4.docx 222KB
多路竞赛抢答器的设计1.docx 172KB
keshe_01.DSN 177KB
fz.DSN 176KB
0503-同步时序电路分析2.pdf 3.34MB
0504-同步时序设计2.pdf 3.28MB
0302-组合逻辑电路的设计过程.pdf 3.2MB
0506-异步分析.pdf 2.57MB
0507-寄存器和移位寄存器.pdf 2.47MB
数显八路竞赛抢答器设计.pdf 2.45MB
0301-组合逻辑电路的分析.pdf 1.66MB
0706-类NMOS和BiCMOS逻辑门.pdf 1.53MB
0508-计数器和异步二进制计数器.pdf 1.49MB
0502-功能描述.pdf 1.47MB
0503-同步时序电路分析1.pdf 1.35MB
基于数字电路的八路抢答器的设计与实现.pdf 1.27MB
0305-编码器.pdf 1.24MB
0509-同步二进制计数器.pdf 1.21MB
0303-组合逻辑电路的优化实现.pdf 1.21MB
0711-逻辑使用中的几个实际问题.pdf 1.18MB
0504-同步时序设计1.pdf 1.12MB
0707-BJT的开关特性.pdf 1.12MB
0511-其他计数器.pdf 1.1MB
0607-分层次的电路设计课件.pdf 1.09MB
0609-寄存器的行为级建模.pdf 1.06MB
0214-卡诺图的引出.pdf 1.06MB
0614-基于ModelSim软件的功能仿真简介.pdf 1.05MB
0216-逻辑函数的卡诺图化简法.pdf 1.02MB
0603-HDL结构级建模.pdf 1.01MB
0501-时序逻辑电路的基本概念.pdf 1005KB
0101-数字信号描述方法.pdf 981KB
0601-HDL概述.pdf 929KB
0104-其他进制数转换.pdf 887KB
0103-二十进制数转换.pdf 883KB
0704-CMOS逻辑门的不同输出结构课件.pdf 860KB
0212-逻辑函数的最小项表达式.pdf 858KB
0703-基本CMOS逻辑门电路课件.pdf 856KB
0215-逻辑函数的卡诺图表示法.pdf 848KB
0608-D触发器的行为级建模课件.pdf 836KB
0107-有符号数表示2.pdf 833KB
0304-组合逻辑电路中的竞争冒险.pdf 825KB
0709-其它TTL门电路.pdf 820KB
0306-集成编码器的使用.pdf 817KB
0111-ASCII码和奇偶校验码.pdf 798KB
0105-二进制数的算术运算.pdf 796KB
0310-七段显示译码器.pdf 776KB
0318-多位数加法器.pdf 775KB
0510-集成计数器应用.pdf 744KB
0710-抗饱和TTL门电路.pdf 738KB
0311-数字显示电路.pdf 737KB
0611-有限状态机的行为级建模课件.pdf 725KB
0406-D锁存器的动态特性.pdf 707KB
0702-MOS管及其开关特性课件.pdf 707KB
0701-逻辑门电路简介课件.pdf 679KB
0410-主从D触发器的动态特性.pdf 662KB
0307-二进制译码器.pdf 662KB
0213-逻辑函数的最大项表达式.pdf 644KB
0407-主从D触发器.pdf 622KB
0612-四位显示器的动态扫描控制电路设计课件.pdf 598KB
0605-HDL数据流建模课件.pdf 593KB
0610-计数器的行为级建模课件.pdf 592KB
0205-集成逻辑门简介.pdf 579KB
0606-组合电路行为级建模课件.pdf 570KB
0414-T触发器和SR触发器.pdf 566KB
0102-数制.pdf 562KB
0308-二进制译码器的应用.pdf 557KB
0109-BCD码.pdf 543KB
0207-逻辑代数的基本规则.pdf 537KB
基于CD4511的八路抢答器设计.pdf 533KB
0313-数据选择器.pdf 527KB
0202-逻辑代数基本运算.pdf 525KB
0402-或非门 SR 锁存器.pdf 525KB
0108-补码的加减运算.pdf 522KB
0613-编写组合电路的测试代码课件.pdf 515KB
0602-HDL程序的基本结构.pdf 508KB
0314-数据选择器的应用.pdf 504KB
0209-逻辑函数表达式的形式.pdf 494KB
0405-D锁存器的电路结构.pdf 486KB
0615-编写时序电路的测试代码.pdf 480KB
0106-有符号数表示1.pdf 480KB
0201-逻辑代数简介.pdf 479KB
0411-维持阻塞D触发器.pdf 474KB
0705-CMOS逻辑门的重要参数课件.pdf 468KB
0616-常用的系统任务和系统函数课件.pdf 463KB
0218-逻辑门的替代符号.pdf 453KB
0315-数值比较器.pdf 448KB
0404-门控SR锁存器..pdf 443KB
0110-Gray码.pdf 443KB
0317-半加器和全加器.pdf 427KB
0708-TTL反相器.pdf 426KB
0408-有其他控制端的D触发器1.pdf 425KB
0208-逻辑函数及其表示方法.pdf 421KB
0217-含无关项的逻辑函数化简.pdf 421KB
0403-与非门SR锁存器.pdf 413KB
共 120 条
- 1
- 2
叶庭云
- 粉丝: 13w+
- 资源: 44
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
- 3
- 4
- 5
- 6
前往页